[發(fā)明專利]一種半導體器件的制造方法和半導體器件有效
| 申請?zhí)枺?/td> | 201811366947.9 | 申請日: | 2018-11-16 |
| 公開(公告)號: | CN111199880B | 公開(公告)日: | 2022-11-08 |
| 發(fā)明(設(shè)計)人: | 蔣鑫 | 申請(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司 |
| 主分類號: | H01L21/308 | 分類號: | H01L21/308;H01L21/3105;H01L21/311 |
| 代理公司: | 北京市磐華律師事務所 11336 | 代理人: | 董巍;高偉 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 半導體器件 制造 方法 | ||
本發(fā)明提供一種半導體器件的制造方法和半導體器件。所述方法包括:提供半導體襯底,所述半導體襯底上形成有介質(zhì)層,所述介質(zhì)層包括刻蝕區(qū)和保留區(qū),所述保留區(qū)為去除所述刻蝕區(qū)后用作刻蝕所述半導體襯底的掩膜的區(qū)域;在所述介質(zhì)層上形成圖案化的核心層和覆蓋所述介質(zhì)層和所述核心層的側(cè)墻層,相鄰兩個所述核心層之間的所述側(cè)墻層形成凹槽;對所述側(cè)墻層執(zhí)行圖形化工藝,以去除位于所述核心層頂部表面和位于所述刻蝕區(qū)中的所述凹槽底部的所述側(cè)墻層,以露出所述刻蝕區(qū)的第一部分;形成覆蓋所述第一部分的介質(zhì)阻擋層,所述介質(zhì)阻擋層頂部與所述核心層齊平;去除所述核心層和所述介質(zhì)阻擋層以露出所述刻蝕區(qū)。根據(jù)本發(fā)明提高了器件性能和良率。
技術(shù)領(lǐng)域
本發(fā)明涉及半導體制造領(lǐng)域,具體而言涉及一種半導體器件的制造方法和半導體器件。
背景技術(shù)
隨著半導體工藝節(jié)點的不斷減小,半導體制造難度與日俱增。普通光刻-刻蝕技術(shù)已經(jīng)無法滿足半導體制造的需要。多重圖形化技術(shù)成為業(yè)界普選的技術(shù)之一,多重圖形化技術(shù)基于現(xiàn)有光刻工藝進行改動,改進了相鄰半導體圖形之間的最小節(jié)距(pitch)。
基于光刻-蝕刻-再光刻-再刻蝕的雙重成像技術(shù)(LELE DP),兩次光刻兩次刻蝕基于同一光刻膠上完成,容易發(fā)生掩膜上相鄰圖形對不準,而造成節(jié)距走步(pitchwalking)。
專用于后段(BEOL)制造工藝的側(cè)墻輔助自對準雙圖形化(SADP)工藝具有工藝簡單,成本低的特點。然而,現(xiàn)有工藝中,采用側(cè)墻輔助的自對準雙圖形化工藝往往發(fā)生用作后續(xù)工藝基礎(chǔ)的核心層及其側(cè)壁圖形的刻蝕工藝難以控制,使得用作刻蝕半導體襯底的掩膜的介質(zhì)層損失嚴重,影響后續(xù)對半導體襯底進行刻蝕的工藝。
為此,有必要提出一種新的半導體器件的制造方法和半導體器件,用以解決現(xiàn)有技術(shù)中的問題。
發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念,這將在具體實施方式部分中進一步詳細說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征,更不意味著試圖確定所要求保護的技術(shù)方案的保護范圍。
本發(fā)明提供了一種半導體器件的制造方法,所述方法包括:
提供半導體襯底,所述半導體襯底上形成有介質(zhì)層,所述介質(zhì)層包括刻蝕區(qū)和保留區(qū),所述保留區(qū)為去除所述刻蝕區(qū)后用作刻蝕所述半導體襯底的掩膜的區(qū)域;
在所述介質(zhì)層上形成圖案化的核心層和覆蓋所述介質(zhì)層和所述核心層的側(cè)墻層,相鄰兩個所述核心層之間的所述側(cè)墻層形成凹槽;
對所述側(cè)墻層執(zhí)行圖形化工藝,以去除位于所述核心層頂部表面和位于所述刻蝕區(qū)中的所述凹槽底部的所述側(cè)墻層,以露出所述刻蝕區(qū)的第一部分;
形成覆蓋所述第一部分的介質(zhì)阻擋層,所述介質(zhì)阻擋層頂部與所述核心層齊平;
去除所述核心層和所述介質(zhì)阻擋層以露出所述刻蝕區(qū)。
示例性地,所述保留區(qū)包括由部分所述凹槽底部的介質(zhì)層構(gòu)成的第一區(qū)域,對所述側(cè)墻層執(zhí)行圖形化工藝的步驟包括:
形成側(cè)墻阻擋層,所述側(cè)墻阻擋層填充所述第一區(qū)域的所述凹槽,所述側(cè)墻阻擋層的頂部與覆蓋在所述核心層頂部表面的所述側(cè)墻層齊平;
執(zhí)行刻蝕工藝,以去除位于所述核心層頂部表面和位于所述刻蝕區(qū)中的所述凹槽底部的所述側(cè)墻層。
示例性地,所述形成阻擋層的步驟包括:
形成填充所述凹槽并覆蓋所述側(cè)墻層的圖案化的填充材料層,所述填充材料層露出所述第一區(qū)域上的所述凹槽;
形成覆蓋所述填充材料層并填充所述第一區(qū)域上的所述凹槽的側(cè)墻阻擋材料層;
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201811366947.9/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





