[發(fā)明專利]指令處理方法及使用所述方法的存儲控制器

在審

• 申請?zhí)枺?/td>: 201811337070.0
• 申請日: 2018-11-12
• 公開（公告）號: CN111176728A
• 公開（公告）日: 2020-05-19
• 發(fā)明（設計）人: 廖世田
• 申請（專利權(quán)）人: 深圳大心電子科技有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 北京同立鈞成知識產(chǎn)權(quán)代理有限公司 11205
• 代理人: 吳志紅;臧建明

1.一種指令處理方法，用于讓快閃存儲器的存儲控制器不發(fā)生死結(jié)，其特征在于，所述指令處理方法包括：

通過所述存儲控制器的指令處理池接收多個讀取修改寫入指令，每個所述多個讀取修改寫入指令包括成對的讀取指令及寫入指令；

所述指令處理池鎖定佇列并將所述指令處理池中的所述讀取修改寫入指令的待處理的第一讀取指令傳送到所述佇列，其中所述佇列對應所述快閃存儲器的邏輯單元號；

當與所述多個讀取修改寫入指令的第二寫入指令的成對的第二讀取指令為待處理時，則所述指令處理池不鎖定所述佇列且所述第二寫入指令不被傳送到所述佇列；以及

當與所述多個讀取修改寫入指令的第三寫入指令的成對的第三讀取指令不為待處理時，所述指令處理池鎖定所述佇列且所述第三寫入指令被傳送到所述佇列。

2.根據(jù)權(quán)利要求1所述的指令處理方法，其中當所述指令處理池鎖定所述佇列時，只有所述指令處理池的所述多個讀取修改寫入指令能被傳送到所述佇列。

3.根據(jù)權(quán)利要求1所述的指令處理方法，其中當所述讀取指令或所述寫入指令在所述指令處理池中且尚未被傳送到所述佇列，則所述讀取指令或所述寫入指令為待處理；當所述讀取指令或所述寫入指令從所述指令處理池傳送到所述佇列，則所述讀取指令或所述寫入指令不為待處理。

4.根據(jù)權(quán)利要求1所述的指令處理方法，其中所述指令處理池接收到對應第一佇列的第四讀取指令及對應第二佇列的第四寫入指令，并接收到對應第二佇列的第五讀取指令及對應第一佇列的第五寫入指令，其中所述第四讀取指令與所述第四寫入指令成對且所述第五讀取指令與所述第五寫入指令成對，其中所述第一佇列對應所述第四讀取指令及所述第五寫入指令存取的第一邏輯單元號，且所述第二佇列對應所述第四寫入指令及所述第五讀取指令存取的第二邏輯單元號。

5.根據(jù)權(quán)利要求4所述的指令處理方法，其中當所述指令處理池同時鎖定所述第一佇列及所述第二佇列時，所述第四讀取指令及所述第五讀取指令分別被傳送到所述第一佇列及所述第二佇列，接著所述第四寫入指令及所述第五寫入指令分別被傳送到所述第二佇列及所述第一佇列。

6.根據(jù)權(quán)利要求4所述的指令處理方法，其中當所述指令處理池依序鎖定所述第一佇列、所述第二佇列及所述第一佇列時，所述第四讀取指令被傳送到所述第一佇列，接著所述第五讀取指令與所述第四寫入指令以隨機順序被傳送到所述第二佇列，接著所述第五寫入指令被送到所述第一佇列。

7.根據(jù)權(quán)利要求4所述的指令處理方法，其中當所述指令處理池依序鎖定所述第二佇列、所述第一佇列及所述第二佇列時，所述第五讀取指令被傳送到所述第二佇列，接著所述第四讀取指令與所述第五寫入指令以隨機順序被傳送到所述第一佇列，接著所述第四寫入指令被傳送到所述第二佇列。

8.一種存儲控制器，用于快閃存儲器，其特征在于，包括：

多個指令佇列；

多個處理器，執(zhí)行多個讀取修改寫入指令；以及

指令處理池，其中

所述指令處理池接收所述多個讀取修改寫入指令，每個所述多個讀取修改寫入指令包括成對的讀取指令及寫入指令；

所述指令處理池鎖定佇列且所述多個處理器將所述指令處理池中的所述讀取修改寫入指令的待處理的第一讀取指令傳送到所述佇列，其中所述佇列對應所述快閃存儲器的邏輯單元號；

當與所述多個讀取修改寫入指令的第二寫入指令的成對的第二讀取指令為待處理時，則所述指令處理池不鎖定所述佇列且所述第二寫入指令不被傳送到所述佇列；以及

當與所述多個讀取修改寫入指令的第三寫入指令的成對的第三讀取指令不為待處理時，所述指令處理池鎖定所述佇列且所述第三寫入指令被傳送到所述佇列。

9.根據(jù)權(quán)利要求8所述的存儲控制器，其中當所述指令處理池鎖定所述佇列時，只有所述指令處理池的所述多個讀取修改寫入指令能被傳送到所述佇列。