[發明專利]一種IC芯片測試系統和方法

有效

• 申請號: 201811326449.1
• 申請日: 2018-11-08
• 公開（公告）號: CN109324281B
• 公開（公告）日: 2020-11-20
• 發明（設計）人: 張浩亮;譚鑫
• 申請（專利權）人: 珠海格力電器股份有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 黃志華

本發明公開了一種IC芯片測試系統和方法，用以解決無法快速準確地確定出IC芯片當前進入的測試模式的問題。系統包括：測試機臺，時鐘模塊和控制模塊；控制模塊分別與時鐘模塊和測試機臺連接；測試機臺根據每種測試模式對應的信息，確定IC芯片當前進入的目標測試模式對應的目標信息，發送給控制模塊；時鐘模塊用于計時；控制模塊根據目標信息，確定目標測試模式對應的高、低電平的時長；根據高電平的第一時長和低電平的第二時長，時鐘模塊的計時時間，確定目標脈沖序列；將目標脈沖序列輸出給測試機臺，不同的測試模式對應的脈沖序列不同；測試機臺顯示目標脈沖序列，測試人員及時準確地根據目標脈沖序列確定出IC芯片當前進入的測試模式。

技術領域

本發明涉及IC芯片測試技術領域，特別涉及一種IC芯片測試系統和方法。

背景技術

集成電路(Integrated Circuit，IC)芯片可以工作在工作模式和調試模式。為了確定在出廠前，IC芯片是可用的，還可以對IC芯片進行問題調試，以確保IC芯片的可用性。在對IC芯片進行問題調試時，可以使IC芯片工作在測試模式。

IC芯片的測試模式可以分為多種，例如晶圓測試(Chip Probing，CP)模式，功能測試(Functional Test，FT)模式，設計測試(Design For Test，DFT)模式，內裝自測試(Built-In Self-Test，BIST)模式等。

在現有技術中，測試人員可以在測試機臺上操作IC芯片進入某個測試模式，以進行對應的測試，IC芯片工作在哪個測試模式，測試人員是不可見的。由于測試模式不可見，測試人員往往不能及時知道IC芯片當前正入的測試模式是否為測試人員預想的正在進行的測試模式，測試人員也就不能快速準確地進行問題調試。

如何使測試人員快速準確地確定出IC芯片當前進入的測試模式，是需要解決的技術問題。

發明內容

本發明實施例公開了一種IC芯片測試系統和方法，用以解決現有技術中測試人員無法快速準確地確定出IC芯片當前進入的測試模式的問題。

為達到上述目的，本發明實施例公開了一種IC芯片測試系統，包括：測試機臺，時鐘模塊和控制模塊；所述控制模塊分別與所述時鐘模塊和所述測試機臺連接；

所述測試機臺，用于根據預先保存的每種測試模式對應的信息，確定IC芯片當前進入的目標測試模式對應的目標信息，并發送給所述控制模塊；

所述時鐘模塊，用于計時；

所述控制模塊，用于接收測試機臺發送的所述目標信息；根據所述目標信息，確定IC芯片當前進入的目標測試模式對應的高電平的第一時長和低電平的第二時長；根據所述高電平的第一時長和所述低電平的第二時長，以及所述時鐘模塊的計時時間，確定目標脈沖序列；將所述目標脈沖序列輸出給所述測試機臺，其中，不同的測試模式對應的脈沖序列不同；

所述測試機臺，還用于顯示所述目標脈沖序列。

進一步地，所述測試機臺，具體用于根據預先保存的每種測試模式對應的高電平的時長和低電平的時長，確定IC芯片當前進入的目標測試模式對應的高電平的目標時長和低電平的目標時長，并發送給所述控制模塊；

所述控制模塊，具體用于將接收到的測試機臺發送的IC芯片當前進入的目標測試模式對應的高電平的目標時長和低電平的目標時長，確定為高電平的第一時長和低電平的第二時長。

進一步地，所述時鐘模塊包括：脈沖時鐘產生單元；

脈沖時鐘產生單元，用于產生第一脈沖時鐘信號；

所述測試機臺，具體用于根據預先保存的每種測試模式、高電平對應的時鐘周期的第一數量和低電平對應的時鐘周期的第二數量的對應關系，確定IC芯片當前進入的所述目標測試模式對應的高電平對應的第一目標數量和低電平對應的第二目標數量，并發送給所述控制模塊；