[發明專利]陣列基板、電子設備、信號同步方法、可讀存儲介質有效
| 申請號: | 201811324931.1 | 申請日: | 2018-11-08 |
| 公開(公告)號: | CN109286393B | 公開(公告)日: | 2022-09-02 |
| 發明(設計)人: | 張舜航;廖峰;張慧;侯凱;賈玉娥;嚴允晟;王洪潤;劉立偉 | 申請(專利權)人: | 京東方科技集團股份有限公司 |
| 主分類號: | H03K17/687 | 分類號: | H03K17/687 |
| 代理公司: | 北京博思佳知識產權代理有限公司 11415 | 代理人: | 林祥 |
| 地址: | 100015 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 陣列 電子設備 信號 同步 方法 可讀 存儲 介質 | ||
1.一種陣列基板,包括用于輸出SI信號的SI信號發生器、用于輸出模式選擇信號的CK信號發生器、模式選擇解碼器和數據移位寄存器;其特征在于,還包括信號匹配器件;
所述信號匹配器件分別與所述SI信號發生器、所述CK信號發生器、所述模式選擇解碼器和所述數據移位寄存器連接,用于將接收的所述SI信號和所述模式選擇信號進行同步,以使輸出到所述模式選擇解碼器的模式選擇信號和輸出到所述數據移位寄存器的SI信號匹配;
所述信號匹配器件包括N個開關器件;每個開關器件包括輸入端、輸出端和N-1個控制端;N為大于或等于2的自然數;
針對每個開關器件,所述每個開關器件的輸入端連接的信號同時連接至剩余N-1個開關器件中各開關器件的一個控制端,所述每個開關器件的輸出端連接至所述模式選擇解碼器或所述數據移位寄存器。
2.根據權利要求1所述的陣列基板,其特征在于,所述SI信號發生器的數量為至少一個,和/或,所述CK信號發生器的數量為至少一個。
3.根據權利要求1所述的陣列基板,其特征在于,每個開關器件包括N個可控開關,每個可控開關包括第一端、第二端和第三端;
除第一級可控開關和最后一級可控開關外,每個可控開關的第一端與上一級可控開關的第二端連接,第二端與下一級可控開關的第一端連接,第三端與N-1個控制端中一個控制端連接;
所述第一級可控開關的第一端與所述每個開關器件的輸入端連接;
所述最后一級可控開關的第二端與所述每個開關器件的輸出端連接。
4.根據權利要求3所述的陣列基板,其特征在于,所述可控開關包括以下至少一種:場效應管、晶體管。
5.根據權利要求1所述的陣列基板,其特征在于,所述信號匹配器件包括設置在每個開關器件輸出端的信號放大器件,所述信號放大器件用于將所述每個開關器件輸出的信號進行放大。
6.根據權利要求5所述的陣列基板,其特征在于,所述信號放大器件由三個串聯的反相器構成。
7.一種電子設備,其特征在于,包括權利要求1~6任一項所述的陣列基板。
8.一種信號同步方法,其特征在于,適于權利要求7所述的電子設備,包括:
監控是否接收到SI信號發生器輸出的SI信號以及CK信號發生器輸出的模式選擇信號;
將接收的SI信號和模式選擇信號進行延遲,直至接收到全部SI信號和全部模式選擇信號;
輸出所述SI信號到所述數據移位寄存器以及輸出所述模式選擇信號至所述模式選擇解碼器,所述SI信號和所述模式選擇信號相匹配。
9.根據權利要求8所述的信號同步方法,其特征在于,將接收的SI信號和模式選擇信號進行延遲,直至接收到全部SI信號和全部模式選擇信號包括:
若接收到至少一路信號,則延遲所述至少一路信號;所述至少一路信號為所述SI信號和/或所述模式選擇信號;
判斷接收到信號的路數與設定數量是否相同,若不同則繼續監控,若相同,則執行輸出所述SI信號到所述數據移位寄存器以及輸出所述模式選擇信號至所述模式選擇解碼器的步驟。
10.一種可讀存儲介質,其上存儲有計算機指令,其特征在于,該指令被處理器執行時實現權利要求8或9所述方法的步驟。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于京東方科技集團股份有限公司,未經京東方科技集團股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201811324931.1/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:可控硅驅動電路及其驅動方法
- 下一篇:數字控制電子開關電路





