[發明專利]存儲單元

在審

• 申請號: 201811307721.1
• 申請日: 2018-11-05
• 公開（公告）號: CN109841646A
• 公開（公告）日: 2019-06-04
• 發明（設計）人: 莫竣傑;郭仕奇
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/22
• 分類號: H01L27/22;G11C11/16
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

本揭露實施方式揭示垂直存儲單元及使用其的記憶裝置。在一個實例中，揭示在基板上方的后端層上形成的存儲單元。存儲單元包括：第一電極、第二電極及磁穿隧接面。第一電極具有安置在后端層上方的側壁及底表面。第二電極具有與后端層接觸的側壁及底表面。磁穿隧接面形成于第一電極與第二電極之間。將磁穿隧接面耦接至第一電極的側壁及耦接至第二電極的側壁。

技術領域

本揭露是關于垂直存儲單元及使用其的記憶裝置。

背景技術

半導體記憶體廣泛用于電子應用的集成電路中，包括無線電、電視、手機及個人計算裝置等。一種類型的半導體記憶裝置涉及自旋電子元件，其結合了半導體技術與磁性材料及裝置。經由磁矩而不是電子電荷的電子自旋用于指示一位元。一種此類自旋電子裝置為磁阻隨機存取記憶體(magnetoresistive random access memory；MRAM)陣列，此陣列包括位于不同方向上(例如，在不同金屬層中彼此垂直)的導線(字線與位元線)。導線夾著磁穿隧接面(magnetic tunnel junction；MTJ)，此磁穿隧接面用作磁性存儲單元。與當前的揮發性記憶體相比，磁阻隨機存取記憶體通常具有相似的效能及密度，但其功耗更低。

隨著包括此類磁阻隨機存取記憶體單元的集成電路(integrated circuits；IC)變得越來越流行，需要最大化集成電路的給定區域(given area)內的磁阻隨機存取記憶體單元數目以最大化存儲容量。現有磁阻隨機存取記憶體裝置包括在后端層上以陣列布置的磁阻隨機存取記憶體單元。現有磁阻隨機存取記憶體裝置中的每個單獨的磁阻隨機存取記憶體單元包括平行于后端層布置的磁穿隧接面。在給定區域中封裝越來越多的磁阻隨機存取記憶體單元可能會遇到限制。例如，減小磁阻隨機存取記憶體單元的尺寸將允許更高的存儲密度，但在某些臨界尺寸下，磁性存儲單元的磁化開始因熱活化而隨機翻轉方向，此標志著系統的超順磁狀態，從而對當前存儲密度及容量設定超順磁限制。因此，現有磁阻隨機存取記憶體單元及裝置以及其制造方法并不完全令人滿意。

發明內容

根據本揭露的一實施方式，提供一種形成在基板上方的后端層上的存儲單元。存儲單元包括：第一電極、第二電極及磁穿隧接面。第一電極具有多個側壁及底表面設置在后端層上方。第二電極具有多個側壁及底表面與后端層接觸。磁穿隧接面形成于第一電極與第二電極之間，其中磁穿隧接面耦接至第一電極的側壁及耦接至第二電極的側壁。

附圖說明

當結合隨附附圖閱讀時，將能自下文的詳細描述最佳地理解本揭露露的態樣。應注意，各特征不一定按比例繪制。事實上，為了論述清楚，可任意增加或減小各特征的尺寸及幾何形狀。在說明書及附圖中，相同元件符號指示相同特征。

圖1圖示根據本揭露的一些實施例的在單位區域上具有垂直結構的示例性存儲單元的剖視圖；

圖2圖示根據本揭露的一些實施例的在單位區域上包括垂直存儲單元的示例性存儲單元陣列的俯視圖；

圖3A、圖3B、圖3C、圖3D、圖3E、圖3F、圖3G、圖3H、圖3I、圖3J、圖3K、圖3L、圖3M、圖3N、圖3O、圖3P、圖3Q及圖3R圖示根據本揭露的一些實施例的在各制造階段期間的示例性記憶裝置的剖視圖；

圖4圖示根據本揭露的一些實施例的示例性記憶裝置的俯視圖；

圖5圖示根據本揭露的一些實施例的示例性存儲單元的剖視圖；

圖6圖示根據本揭露的一些實施例的電連接多個存儲單元的示例性導線；

圖7為根據本揭露的一些實施例繪示的用于形成存儲單元的示例性方法的流程圖。

具體實施方式