[發(fā)明專利]基準(zhǔn)電壓發(fā)生器

有效

• 申請(qǐng)?zhí)枺?/td>: 201811306576.5
• 申請(qǐng)日: 2018-11-05
• 公開（公告）號(hào): CN109933117B
• 公開（公告）日: 2021-05-11
• 發(fā)明（設(shè)計(jì)）人: 金泰逵
• 申請(qǐng)（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號(hào): G05F1/56
• 分類號(hào): G05F1/56
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司 11127
• 代理人: 劉久亮;黃綸偉

一種基準(zhǔn)電壓發(fā)生器可包括：差分放大電路，所述差分放大電路包括聯(lián)接至電源電壓以從所述電源電壓接收電壓的正輸入端子以及與所述差分放大電路的輸出端子聯(lián)接的負(fù)輸入端子，所述差分放大電路被構(gòu)造為在復(fù)位時(shí)段期間基于從所述電源電壓接收到的電壓來執(zhí)行復(fù)位操作，并且在基準(zhǔn)電壓產(chǎn)生時(shí)段期間對(duì)施加到所述正輸入端子的第一初始電壓與施加到所述負(fù)輸入端子的第二初始電壓之間的差值進(jìn)行放大；以及第一電壓存儲(chǔ)電路和第二電壓存儲(chǔ)電路，所述第一電壓存儲(chǔ)電路和所述第二電壓存儲(chǔ)電路分別聯(lián)接至所述正輸入端子和所述負(fù)輸入端子，并且分別被構(gòu)造為存儲(chǔ)所述第一初始電壓和所述第二初始電壓。

技術(shù)領(lǐng)域

所公開的技術(shù)的示例性實(shí)施方式涉及基準(zhǔn)電壓發(fā)生器。

背景技術(shù)

通常，在集成電路的制造期間，由于各種原因而發(fā)生工藝變化。工藝變化對(duì)電路性能產(chǎn)生負(fù)面影響，因此，已經(jīng)進(jìn)行了許多努力來減少工藝變化并且使電路如最初設(shè)計(jì)的那樣精確地操作。

發(fā)明內(nèi)容

本專利文檔中的公開的技術(shù)包括提供基準(zhǔn)電壓發(fā)生器的電路或裝置及其在電子設(shè)備或系統(tǒng)中的應(yīng)用。所公開的技術(shù)的各種實(shí)施方式涉及一種基準(zhǔn)電壓發(fā)生器，其能夠通過使工藝變化的影響最小化來改進(jìn)基準(zhǔn)電壓的精度或使基準(zhǔn)電壓的精度最大化。

在一實(shí)施方式中，一種基準(zhǔn)電壓發(fā)生器可包括：差分放大電路，所述差分放大電路包括聯(lián)接至電源電壓以從所述電源電壓接收電壓的正輸入端子以及與所述差分放大電路的輸出端子聯(lián)接的負(fù)輸入端子，所述差分放大電路被構(gòu)造為在復(fù)位時(shí)段期間基于從所述電源電壓接收到的電壓來執(zhí)行復(fù)位操作，并且在基準(zhǔn)電壓產(chǎn)生時(shí)段期間對(duì)施加到所述正輸入端子的第一初始電壓與施加到所述負(fù)輸入端子的第二初始電壓之間的差值進(jìn)行放大；以及第一電壓存儲(chǔ)電路和第二電壓存儲(chǔ)電路，所述第一電壓存儲(chǔ)電路和所述第二電壓存儲(chǔ)電路分別聯(lián)接至所述正輸入端子和所述負(fù)輸入端子，并且分別被構(gòu)造為存儲(chǔ)所述第一初始電壓和所述第二初始電壓。

該基準(zhǔn)電壓發(fā)生器還可包括：輸出電路，所述輸出電路聯(lián)接至所述差分放大電路并且被構(gòu)造為使從所述差分放大電路輸出的輸出電壓穩(wěn)定。所述輸出電路可包括：開關(guān)，所述開關(guān)在基準(zhǔn)電壓穩(wěn)定時(shí)段中接通，以將所述差分放大電路的輸出端子與所述輸出電路的輸出節(jié)點(diǎn)聯(lián)接；以及電容器，所述電容器聯(lián)接在所述輸出節(jié)點(diǎn)與地電壓之間。該基準(zhǔn)電壓發(fā)生器還可包括：輸入電路，所述輸入電路聯(lián)接至電源電壓并且在所述復(fù)位時(shí)段期間聯(lián)接至所述差分放大電路的所述正輸入端子，以將來自所述電源電壓的電壓施加到所述差分放大電路。所述輸入電路可包括：第一電阻器，所述第一電阻器的一個(gè)端子聯(lián)接到所述電源電壓；第一開關(guān)，所述第一開關(guān)在所述復(fù)位時(shí)段中接通，并且聯(lián)接在所述第一電阻的另一端子與所述差分放大電路的所述正輸入端子之間；第二電阻器，所述第二電阻器的一個(gè)端子聯(lián)接到所述第一電阻器的另一端子；以及第二開關(guān)，所述第二開關(guān)聯(lián)接在所述第二電阻器的另一端子與地電壓之間。在復(fù)位時(shí)段期間：所述第一電壓存儲(chǔ)電路可根據(jù)所述差分放大電路的復(fù)位操作存儲(chǔ)所述第一初始電壓，并將所存儲(chǔ)的第一初始電壓提供給所述差分放大電路的正輸入端子，并且所述第二電壓存儲(chǔ)電路根據(jù)所述差分放大電路的復(fù)位操作存儲(chǔ)所述第二初始電壓，并將所存儲(chǔ)的第二初始電壓提供給所述差分放大電路的負(fù)輸入端子。在所述基準(zhǔn)電壓產(chǎn)生時(shí)段期間，所述差分放大電路還可將被施加到所述差分放大電路的所述輸出端子的輸出電壓作為基準(zhǔn)電壓輸出。所述差分放大電路可包括：差分放大器，所述差分放大器對(duì)施加到所述正輸入端子的第一初始電壓與施加到所述負(fù)輸入端子的第二初始電壓之間的差值進(jìn)行放大；第一開關(guān)，所述第一開關(guān)在所述復(fù)位時(shí)段期間接通，以將所述差分放大電路的輸出端子聯(lián)接到所述差分放大電路的負(fù)輸入端子；以及第二開關(guān)，所述第二開關(guān)在所述基準(zhǔn)電壓產(chǎn)生時(shí)段期間接通，以將所述差分放大電路的輸出端子聯(lián)接到所述第一電壓存儲(chǔ)電路和所述第二電壓存儲(chǔ)電路。所述第一電壓存儲(chǔ)電路可在所述復(fù)位時(shí)段中存儲(chǔ)所述第一初始電壓，并且在所述基準(zhǔn)電壓產(chǎn)生時(shí)段中將所存儲(chǔ)的第一初始電壓提供給所述差分放大電路的正輸入端子。所述第一電壓存儲(chǔ)電路可包括：電容器，所述電容器聯(lián)接在所述差分放大電路的正輸入端子與第一節(jié)點(diǎn)之間，所述第一節(jié)點(diǎn)位于所述正輸入端子與地電壓之間；以及開關(guān)，所述開關(guān)在所述復(fù)位時(shí)段中接通，以將所述第一節(jié)點(diǎn)聯(lián)接到地電壓。所述第一電壓存儲(chǔ)電路可包括：電阻器，所述電阻器聯(lián)接在所述差分放大電路的輸出端子與所述第一節(jié)點(diǎn)之間；以及PNP晶體管，所述PNP晶體管的發(fā)射極端子聯(lián)接到所述第一節(jié)點(diǎn)，并且其基極端子和集電極端子聯(lián)接到地電壓。所述第一電壓存儲(chǔ)電路可包括：電阻器，所述電阻器聯(lián)接在所述差分放大電路的輸出端子與所述第一節(jié)點(diǎn)之間；以及PMOS晶體管，PMOS晶體管的源極端子聯(lián)接到所述第一節(jié)點(diǎn)，并且其柵極端子和漏極端子聯(lián)接到地電壓。所述第二電壓存儲(chǔ)電路可在所述復(fù)位時(shí)段中存儲(chǔ)所述第二初始電壓，并且在所述基準(zhǔn)電壓產(chǎn)生時(shí)段中將所存儲(chǔ)的第二初始電壓提供給所述差分放大電路的負(fù)輸入端子。所述第二電壓存儲(chǔ)電路可包括：電容器，所述電容器聯(lián)接在所述差分放大電路的負(fù)輸入端子與第二節(jié)點(diǎn)之間，所述第二節(jié)點(diǎn)位于所述負(fù)輸入端子與地電壓之間；以及開關(guān)，所述開關(guān)在所述復(fù)位時(shí)段中接通，以將所述第二節(jié)點(diǎn)聯(lián)接到地電壓。所述第二電壓存儲(chǔ)電路可包括：第一電阻器，所述第一電阻器聯(lián)接在所述差分放大電路的輸出端子與所述第二節(jié)點(diǎn)之間；第二電阻器，所述第二電阻器聯(lián)接在所述第二節(jié)點(diǎn)與PNP晶體管的發(fā)射極端子之間；以及PNP晶體管，所述PNP晶體管的發(fā)射極端子聯(lián)接到所述第二電阻器，并且其基極端子和集電極端子聯(lián)接到地電壓。所述第二電壓存儲(chǔ)電路可包括：第一電阻器，所述第一電阻器聯(lián)接在所述差分放大電路的輸出端子與所述第二節(jié)點(diǎn)之間；第二電阻器，所述第二電阻器聯(lián)接在所述第二節(jié)點(diǎn)與PMOS晶體管的源極端子之間；以及PMOS晶體管，所述PMOS晶體管的源極端子聯(lián)接到所述第二節(jié)點(diǎn)，并且其柵極端子和漏極端子聯(lián)接到地電壓。可由工藝失配引起差分放大器偏移。所述復(fù)位時(shí)段和所述基準(zhǔn)電壓產(chǎn)生時(shí)段可周期性地重復(fù)。