[發明專利]一種基于FPGA的高光譜目標檢測OSP算法的實現系統在審
| 申請號: | 201811279513.5 | 申請日: | 2018-10-30 |
| 公開(公告)號: | CN109409300A | 公開(公告)日: | 2019-03-01 |
| 發明(設計)人: | 唐小芳;李森;宋梅萍 | 申請(專利權)人: | 大連海事大學 |
| 主分類號: | G06K9/00 | 分類號: | G06K9/00;G06K9/20;G06F17/16 |
| 代理公司: | 大連東方專利代理有限責任公司 21212 | 代理人: | 姜玉蓉;李洪福 |
| 地址: | 116026 遼*** | 國省代碼: | 遼寧;21 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 高光譜圖像數據 子模塊 算法 數據輸入模塊 矩陣相乘 目標檢測 投影計算 高光譜 矩陣 數據輸出模塊 運算速度快 背景特征 儲存模塊 結果計算 矩陣求逆 向量投影 信號提取 信號投影 子空間 最大化 減法 光譜 像元 正交 噪聲 檢測 | ||
本發明提供一種基于FPGA的高光譜目標檢測OSP算法的實現系統至少包括:數據輸入模塊,輸入高光譜圖像數據;儲存模塊,所述數據輸入模塊輸入后的高光譜圖像數據;矩陣相乘子模塊,對所述輸入后的高光譜圖像數據;矩陣求逆模塊,投影計算模塊,將像元向量投影到正交于干擾特征的子空間上,消除冗雜信號,再將剩余的信號投影到待識別的特征上;所述投影計算模塊至少包括:矩陣相乘子模塊及矩陣減法子模塊;結果計算模塊,計算待檢測目標的位置并顯示;以及數據輸出模塊。本發明采用OSP算法抑制背景特征光譜對信號的影響,另一方面在考慮到各種噪聲的情況下最大化的將信號提取出來,運算速度快,執行效率好。
技術領域
本發明涉及目標檢測技術領域,具體而言,尤其涉及一種基于FPGA的高光譜目標檢測OSP算法的實現系統。
背景技術
高光譜圖像目標檢測作為高光譜圖像處理領域的熱點問題之一,目前主要有兩個發展方向:一個是高光譜目標檢測算法的理論研究。目標檢測的本質上是把圖像中比較重要的點或者物質從場景中分離出來,充分利用高光譜圖像豐富的光譜維進行目標檢測的技術越來越受到人們的重視。另一個是高光譜目標檢測算法的實現方法。高光譜圖像一個顯著特點就是數據量大,這給實際應用系統中的傳輸和處理都帶來了一定困難,高光譜圖像中的大量信息需要在實際應用中得以體現,隨著電子設計自動化的高速發展,使得許多傳統軟件方法實現的高光譜圖像處理算法得以變為硬件電路高速實現。
高光譜圖像信息包括空間信息和光譜信息,具有圖譜合一的觀測特性,所以,除了利用高光譜圖像的空間信息之外,還可以利用光譜信息。由于光譜信息是不同化學成分的物質所具有的固有特性,結合該信息可以大大提高對目標和背景進行識別與檢測的能力。
利用高光譜信息特征,在高光譜圖像目標檢測方面提出了許多算法?;诠庾V空間的檢測算法是比較傳統和常用的高光譜圖像目標檢測算法。例如,RX算法、CEM算法,這些算法都是建立在純點模型的基礎上,而且在檢測時假設背景的統計特性均一,因而他們對異常和背景的分離能力較弱。
隨著對高光譜數據的認識加深,越來越多的人開始基于混合模型的檢測算法研究,例如,OSP算法,該方法不需要確定數據統計模型,且從線性混合模型中直接推導得到。正交子空間投影方法可降低圖像維度的同時去除不想要檢測的物質(如背景或者干擾),最終檢測出感興趣的目標。
由于具有并發式的硬件結構,FPGA在進行并行計算時具有不可替代的優勢,且由于高光譜圖像數據量大、波段多等特點,采用FPGA實現高光譜數據處理,執行效率好、速度快,而且最后的模塊可以固化,比較穩定。
發明內容
根據上述提出的技術問題,而提供一種基于FPGA的高光譜目標檢測OSP算法的實現系統。本發明一種基于FPGA的高光譜目標檢測OSP算法的實現系統,至少包括:數據輸入模塊,輸入高光譜圖像數據;儲存模塊,所述數據輸入模塊輸入后的高光譜圖像數據;矩陣相乘子模塊,對所述輸入后的高光譜圖像數據;所述矩陣相乘子模塊至少包括:行列地址控制子模塊、端元數據存儲子模塊,元素乘運算子模塊,結果累加子模塊;矩陣求逆模塊,至少包括:cholesky分解子模塊、上/下三角矩陣求逆子模塊、對角陣求逆子模塊、求逆矩陣相乘子模塊;投影計算模塊,將像元向量投影到正交于干擾特征的子空間上,消除冗雜信號,再將剩余的信號投影到待識別的特征上;所述投影計算模塊至少包括:矩陣相乘子模塊、矩陣減法子模塊結果計算模塊,計算待檢測目標的位置并顯示;以及數據輸出模塊。
更進一步的,所述儲存模塊儲存所述數據輸入模塊數據,先將所述高光譜圖像數據進行整理,確定數據輸入范圍,對數據進行歸一化處理,將十進制的小數轉換為定點的13位二進制數表示。
進一步的,所述矩陣相乘子模塊,將端元數據U按照像素點的順序存儲在所述儲存模塊中,在所述行列地址控制子模塊中產生讀地址使能和讀地址信號,設置列計數器k、li分別表示兩個矩陣的行列變換。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于大連海事大學,未經大連海事大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201811279513.5/2.html,轉載請聲明來源鉆瓜專利網。





