[發明專利]一種用于對直流互感器校驗儀進行整檢的方法及系統

在審

• 申請號: 201811277781.3
• 申請日: 2018-10-30
• 公開（公告）號: CN109212459A
• 公開（公告）日: 2019-01-15
• 發明（設計）人: 聶琪;胡浩亮;楊春燕;黃俊昌;萬鵬;李鶴;熊前柱;潘瑞;徐子立
• 申請（專利權）人: 中國電力科學研究院有限公司;國家電網有限公司
• 主分類號: G01R35/02
• 分類號: G01R35/02
• 代理公司: 北京工信聯合知識產權代理有限公司 11266
• 代理人: 胡秋立

1.一種用于對直流互感器校驗儀進行整檢的方法，所述方法包括：

標準模擬源單元采用高精度標準直流源，通過所述高精度標準直流源輸出標準直流模擬信號，將所述標準直流模擬信號輸入到被檢直流互感器校驗儀；

基于模擬微差單元的疊加技術將標準直流模擬信號疊加微差直流信號，生成微差模擬信號，將所述微差模擬信號輸入到所述被檢直流互感器校驗儀；

通過高精度模擬采集單元采集所述微差模擬信號，并將所述微差模擬信號轉換成數字微差信號，并將所述數字微差信號輸入到標準數字源單元；

通過標準數字源單元的時鐘同步單元向所述被檢直流互感器校驗儀和高精度模擬采集單元提供時鐘同步信號；

通過標準數字源單元將所述數字微差信號進行編碼轉換成數字報文，將所述數字報文輸入到所述被檢直流互感器校驗儀。

2.根據權利要求1所述的方法，采用Fluke 5730A作為高精度標準直流源，輸出標準直流模擬信號。

3.根據權利要求1所述的方法，所述基于模擬微差單元的疊加技術將標準直流模擬信號疊加微差直流信號，生成微差模擬信號，包括：

基于微差疊加單元的疊加技術將標準直流模擬信號疊加標準誤差為±0.01％～±1％的微伏級的微差直流信號，所述微差直流信號的變化量穩定度達到10^-5數量級。

4.根據權利要求1所述的方法，所述通過標準數字源單元將所述數字微差信號進行編碼轉換成數字報文，包括：

所述標準數字源單元采用FPGA和嵌入式雙處理器架構，基于FT3實時數字報文編碼技術，將所述微差模擬信號轉換成實時的FT3協議的數字報文。

5.根據權利要求1所述的方法，所述通過標準數字源單元將所述數字微差信號進行編碼轉換成數字報文，包括：

所述標準數字源單元采用FPGA和嵌入式雙處理器架構，基于ICE61850實時數字報文編碼技術，將所述微差模擬信號轉換成實時的ICE61850協議的數字報文。

6.一種用于對直流互感器校驗儀進行整檢的系統，所述系統包括：

第一輸出單元，用于通過標準模擬源單元輸出標準直流模擬信號，將所述標準直流模擬信號輸入到被檢直流互感器校驗儀；

第二輸出單元，用于基于模擬微差單元的疊加技術將標準直流模擬信號疊加微差直流信號，生成微差模擬信號，將所述微差模擬信號輸入到所述被檢直流互感器校驗儀；

采集單元，用于通過高精度模擬采集單元采集所述微差模擬信號，并將所述微差模擬信號轉換成數字微差信號，并將所述數字微差信號輸入到標準數字源單元；

同步單元，用于通過標準數字源單元的時鐘同步單元向所述被檢直流互感器校驗儀和高精度模擬采集單元提供時鐘同步信號；

第三輸出單元，用于通過標準數字源單元將所述數字微差信號進行編碼轉換成數字報文，將所述數字報文輸入到所述被檢直流互感器校驗儀。

7.根據權利要求6所述的系統，所述第一輸出單元還用于：通過Fluke5730A輸出高精度標準直流源。

8.根據權利要求6所述的系統，所述第二輸出單元用于：基于模擬微差單元的疊加技術將標準直流模擬信號疊加微差直流信號，生成微差模擬信號，還用于：

基于微差疊加單元的疊加技術將標準直流模擬信號疊加標準誤差為±0.01％～±1％的微伏級的微差直流信號，所述微差直流信號的變化量穩定度達到10^-5數量級。

9.根據權利要求6所述的系統，所述第三輸出單元用于：通過標準數字源單元將所述數字微差信號進行編碼轉換成數字報文，還用于：

所述標準數字源單元采用FPGA和嵌入式雙處理器架構，基于FT3實時數字報文編碼技術，將所述微差模擬信號轉換成實時的FT3協議的數字報文。

10.根據權利要求6所述的系統，所述第三輸出單元用于：所述通過標準數字源單元將所述數字微差信號進行編碼轉換成數字報文，還用于：

所述標準數字源單元采用FPGA和嵌入式雙處理器架構，基于ICE61850實時數字報文編碼技術，將所述微差模擬信號轉換成實時的ICE61850協議的數字報文。