[發明專利]一種一發多收抗干擾通信端機硬件架構

在審

• 申請號: 201811276711.6
• 申請日: 2018-10-30
• 公開（公告）號: CN109167613A
• 公開（公告）日: 2019-01-08
• 發明（設計）人: 楊作軍;張濤;李永翔;李鵬
• 申請（專利權）人: 天津津航計算技術研究所
• 主分類號: H04B1/40
• 分類號: H04B1/40;H04B1/10;H04B1/69;H04B1/7136;H04B1/715
• 代理公司: 中國兵器工業集團公司專利中心 11011
• 代理人: 祁恒

本發明屬于無線通信技術領域，具體涉及一種針對跳頻+跳時的一發多收抗干擾通信端機硬件架構。該硬件架構采用并行多通道、小型通用化的接收機架構，以及寬帶數字捷變頻發射機架構，實現通信端機全工作頻段的接收及發送，具備一發多收功能。

技術領域

本發明屬于無線通信技術領域，具體涉及一種針對跳頻+跳時的一發多收抗干擾通信端機硬件架構。

背景技術

隨著電子對抗技術的發展，通信電磁環境日益惡劣，抗干擾通信系統保持對期望通信信號的接收，同時最大程度地抑制干擾信號的影響。跳頻通信是一種躲避式抗干擾通信體制，抗干擾能力強，保密性能好。在其基礎上，采用跳時技術，將脈沖壓縮，使頻譜得到進一步展寬，功率譜密度降低，同時將信息在時域和頻域二維空間上離散化，隨機性能更好，抗干擾和保密性能更強。因此，基于跳頻+跳時的抗干擾通信系統具有很大研究價值和廣闊的市場前景。

發明內容

(一)要解決的技術問題

本發明提出一種一發多收抗干擾通信端機硬件架構，以解決如何提高一發多收通信端機抗干擾性能的技術問題。

(二)技術方案

為了解決上述技術問題，本發明提出一種一發多收抗干擾通信端機硬件架構，該硬件架構包括射頻收發開關、射頻功分網絡、可編程射頻通道模塊、高性能信號與信息處理模塊、接口控制模塊、正交調制上變頻模塊、功率放大器模塊和射頻濾波器組；其中，

對于硬件架構的接收機通道，天線接收的無線射頻信號依次通過射頻收發開關、射頻功分網絡和多通道可編程射頻通道模塊，經過高性能信號與信息處理模塊進行多通道同步并行高速模數轉換電路量化采樣、基帶信號解調、綜合數字信息處理，實現業務數據的接收并通過接口控制模塊對外交互；

對于硬件架構的發射機通道，業務數據由接口控制模塊預處理，經過高性能信號與信息處理模塊進行高速跳時+跳頻、寬帶數字捷變頻、高速數模轉換，由正交調制上變頻模塊完成正交調制和頻譜搬移，并依次經過功率放大器模塊、射頻濾波器組和射頻收發開關，通過天線將信號發送至空間。

可選地，硬件架構還包括綜合電源管理模塊，用于為硬件架構中的各部分供電。

可選地，多可編程射頻通道模塊為多通道可編程射頻通道模塊。

(三)有益效果

本發明提出的一發多收抗干擾通信端機硬件架構，采用并行多通道、小型通用化的接收機架構，以及寬帶數字捷變頻發射機架構，實現通信端機全工作頻段的接收及發送，具備一發多收功能。

附圖說明

圖1為本實施例的一發多收抗干擾通信端機硬件架構原理框圖；

圖2為本實施例中高性能信號與信息處理模塊硬件原理框圖；

圖3為本實施例中可編程射頻通道模塊硬件原理框圖；

圖4為本實施例中射頻濾波器組硬件原理框圖。

具體實施方式

為使本發明的目的、內容和優點更加清楚，下面結合附圖和實施例，對本發明的具體實施方式作進一步詳細描述。

本實施例提出一種一發多收抗干擾通信端機硬件架構，其原理框圖如圖1所示。該實施例以一發四收為例示意說明。該硬件架構包括射頻收發開關、射頻功分網絡、可編程射頻通道模塊、高性能信號與信息處理模塊、接口控制模塊、正交調制上變頻模塊、功率放大器模塊、射頻濾波器組和綜合電源管理模塊。

其中，綜合電源管理模塊用于為整個硬件架構的各部分供電。