[發明專利]一種邊界掃描測試鏈路的設計及測試方法

有效

• 申請號: 201811273121.8
• 申請日: 2018-10-29
• 公開（公告）號: CN109164378B
• 公開（公告）日: 2020-10-16
• 發明（設計）人: 劉震;昌磊;楊成林;黃建國;周秀云
• 申請（專利權）人: 電子科技大學
• 主分類號: G01R31/3185
• 分類號: G01R31/3185
• 代理公司: 成都行之專利代理事務所(普通合伙) 51220
• 代理人: 溫利平

本發明公開了一種邊界掃描測試鏈路的設計及測試方法，先將設計的邊界掃描測試鏈路添加到被測電路板，再將被測電路板中引腳利用率低的數字芯片按照實現功能劃分為不同的功能模塊，并采用邊界掃描測試鏈路連接方式連接，形成完整的邊界掃描測試總鏈路，最后對邊界掃描測試總鏈路進行分級測試，找出具體的故障類型和故障位置，并進行結果展示。

技術領域

本發明屬于電子電路故障測試技術領域，更為具體地講，涉及一種邊界掃描測試鏈路的設計及測試方法。

背景技術

1990年2月聯合測試行動組(Joint Test Action Croup,JTAG)與IEEE委員會合作提出了IEEE 1149.1-1990標準。經過多年的完善增補，最終形成了IEEE 1149.1-2001標準。標準定義的測試技術為邊界掃描測試技術。

邊界掃描測試技術是為了解決VLSI(Very Large Scale Integration)等新型電子器件的測試問題而提出的。該技術可以在傳統測試技術對大規模集成電路無法進行故障檢測從而達不到測試要求的情況下，通過對電路板上芯片引腳數據的讀取達到對電路板故障的判斷和定位。它不僅可以對單個芯片進行檢測，還可以對芯片之間的互連進行故障檢測。由于使用了邊界掃描測試技術，在相同的測試條件下，復雜數字電路板的測試時間比一般的測試技術所花的時間快了至少10倍。

在如今飛速發展的集成電路時代，電路板上包含的集成IC越來越多，越來越密集。針對大型復雜的數字電路板，傳統邊界掃描測試鏈路設計方法使邊界掃描測試所需要的測試向量變得非常多，這樣使測試效率無法提高。

如今的邊界掃描測試技術已經運用的很成熟，特別是在國外，經過查閱文獻和專利檢索，發現在邊界掃描測試的研究中，測試鏈路的研究比較少，只有類似于手動切換測試鏈路或者通過復雜大量的編程來實現自動切換測試鏈路的方法。實現起來不夠理想。本發明通過對電路板上各種芯片的分類研究，通過將不同芯片的接口和功能等進行分組，在三種基本連接方式的基礎上，提出“分組法”的測試鏈路設計方法，在實現邊界掃描測試的基礎上，減少了測試向量個數，提高測試速度、測試故障覆蓋率和檢測率。

發明內容

本發明的目的在于克服現有技術的不足，提供一種邊界掃描測試鏈路的設計及測試方法，通過對現有的測試鏈路進行優化，來提高現有邊界掃描的測試速度，減少測試向量長度，從而提高測試效率，且提高了故障覆蓋率和故障檢測率。

為實現上述發明目的，本發明一種邊界掃描測試鏈路的設計及測試方法，其特征在于，包括以下步驟：

(1)、設計邊界掃描測試鏈路并添加到被測電路板上

(1.1)、將被測電路板中引腳利用率低的數字芯片按照實現功能劃分為不同的功能模塊Mx，在每個功能模塊Mx的內部采用邊界掃描測試鏈路連接方式連接；

(1.2)、將單個的IC芯片與功能模塊Mx之間通過將單個的IC芯片與功能模塊Mx之間通過并、串混合的邊界掃描測試鏈路連接方式連接，形成完整的邊界掃描測試總鏈路；

(2)、對邊界掃描測試總鏈路進行第一級測試

(2.1)、使用外接的JTAG控制器將邊界掃描測試向量注入到邊界掃描測試總鏈路中，邊界掃描測試向量掃描每個IC芯片的全部引腳，再等待測試響應并接收測試響應向量，然后通過對理想響應向量和接收到的測試響應向量進行分析對比，找出具體某個IC芯片或某個功能模塊Mx出現互聯故障；