[發明專利]半導體結構及其形成方法

有效

• 申請號: 201811271215.1
• 申請日: 2018-10-29
• 公開（公告）號: CN111106064B
• 公開（公告）日: 2022-11-04
• 發明（設計）人: 王楠
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 高靜;李麗

1.一種半導體結構的形成方法，其特征在于，包括：

提供基底；

圖形化所述基底，形成襯底以及位于所述襯底上多個分立的鰭部，用于形成器件的鰭部為器件鰭部，剩余鰭部為偽鰭部；

在所述鰭部露出的襯底上形成隔離膜，所述隔離膜露出所述鰭部的頂部；

形成所述隔離膜后，刻蝕所述偽鰭部，在所述隔離膜內形成第一開口；

在所述第一開口內填充介電材料層，形成隔離鰭部；

形成所述隔離鰭部后，對所述隔離膜進行刻蝕處理，刻蝕后的隔離膜作為隔離層；

形成所述隔離層后，形成橫跨所述器件鰭部的柵極結構以及位于所述柵極結構兩側器件鰭部內的源漏摻雜層。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，提供基底的步驟包括：提供第一Si層、位于第一Si層上的第一SiGe層以及位于所述第一SiGe層上的第二Si層，所述第二Si層提供的拉伸應力大于第一Si層提供的拉伸應力；

圖形化所述基底的步驟包括：依次刻蝕所述第二Si層以及第一SiGe層，形成襯底以及位于所述襯底上分立的鰭部。

3.如權利要求2所述的半導體結構的形成方法，其特征在于，所述基底包括：用于形成NMOS晶體管的第一區域以及用于形成PMOS晶體管的第二區域；

形成所述隔離膜后，在所述隔離膜內形成第一開口之前，所述形成方法還包括：去除所述第二區域器件鰭部的第二Si層，在所述隔離膜內形成第二開口；

在所述第二開口內填充第二SiGe層，所述第二SiGe層中Ge的摩爾體積百分比大于所述第一SiGe層中Ge的摩爾體積百分比。

4.如權利要求3所述的半導體結構的形成方法，其特征在于，所述偽鰭部位于所述第一區域和第二區域之間。

5.如權利要求3所述的半導體結構的形成方法，其特征在于，所述第一SiGe層中Ge的摩爾體積百分比為10％至30％，所述第二SiGe層中Ge的摩爾體積百分比為20％至100％。

6.如權利要求3所述的半導體結構的形成方法，其特征在于，采用外延生長工藝，在所述第二開口內填充第二SiGe層。

7.如權利要求2所述的半導體結構的形成方法，其特征在于，刻蝕所述偽鰭部的步驟中，去除所述偽鰭部中的第二Si層，形成所述第一開口。

8.如權利要求1所述的半導體結構的形成方法，其特征在于，所述介電材料層的材料為氮化硅、氮氧化硅或碳化硅。

9.如權利要求1所述的半導體結構的形成方法，其特征在于，采用干法刻蝕工藝和濕法刻蝕工藝中的一種或兩種，刻蝕所述偽鰭部，在所述隔離膜內形成第一開口。

10.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述隔離鰭部的步驟中，所述隔離鰭部頂部與所述器件鰭部頂部齊平。

11.如權利要求1所述的半導體結構的形成方法，其特征在于，采用化學氣相沉積工藝或原子層沉積工藝，在所述第一開口內填充介電材料層。

12.一種半導體結構，其特征在于，包括：

基底，包括襯底以及位于所述襯底上多個分立的鰭部，所述鰭部包括：用于形成器件的器件鰭部以及用于起到隔離作用的隔離鰭部；其中，所述襯底包括第一Si層，所述器件鰭部包括位于襯底上的第一SiGe層和位于第一SiGe層上的第二Si層，所述第二Si層提供的拉伸應力大于第一Si層提供的拉伸應力；所述隔離鰭部包括位于襯底上的第一SiGe層以及位于第一SiGe層上的介電材料層；

隔離層，位于所述鰭部露出的襯底上；

橫跨所述器件鰭部的柵極結構，所述柵極結構覆蓋所述器件鰭部的部分頂部和部分側壁；

源漏摻雜層，位于所述柵極結構兩側的器件鰭部內。