[發明專利]具有鍺硅源漏的PMOS管的制造方法

有效

• 申請號: 201811255916.6
• 申請日: 2018-10-26
• 公開（公告）號: CN109545746B
• 公開（公告）日: 2021-01-29
• 發明（設計）人: 王耀增;鄭印呈
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明公開了一種具有鍺硅源漏的PMOS管的制造方法，包括步驟：步驟一、提供形成有PMOS管對應的柵極結構的硅襯底，各PMOS管至少具有兩種間距結構；步驟二、在各PMOS管的柵極結構兩側形成嵌入式鍺硅外延層，包括分步驟：步驟21、統計所述PMOS管所具有的間距值；步驟22、對每一種間距值設計一個光罩；步驟23、依次采用對應的光罩形成對應的光刻膠圖形，在對應的光刻膠圖形的定義下形成和間距值相對應的柵極結構兩側的凹槽，在凹槽中填充鍺硅外延層，使最后形成的各種嵌入式鍺硅外延層的頂部表面位置趨于相同。本發明能改善PMOS管的間距不同對應的鍺硅外延生長的負載效應，提高較大間距的PMOS管的效能。

技術領域

本發明涉及一種半導體集成電路制造方法，特別是涉及一種具有鍺硅源漏的PMOS管的制造方法。

背景技術

MOS晶體管特別是PMOS管的源漏區往往需要形成嵌入式鍺硅外延層，嵌入式鍺硅外延層能夠對PMOS管的溝道區的應力進行調制從而有利于提高PMOS的載流子遷移率，從而提高PMOS管的電學性能。

現有技術中，在同一半導體襯底如硅襯底上往往會集成具有多種間距(Spacing)的PMOS管，間距通常是指PMOS管的柵極之間的距離，柵極所覆蓋的區域為溝道的形成區域。在形成嵌入式鍺硅外延層時需要先在PMOS管的柵極兩側的間距中形成凹槽，凹槽通常具有∑形狀；之后再在凹槽中進行鍺硅外延生長形成嵌入式鍺硅外延層，由于形成于凹槽的鍺硅外延層時嵌入到硅襯底中故稱為嵌入式鍺硅外延層。形成凹槽時通常在柵極結構的側面形成有側墻，凹槽的寬度直接由相鄰的側墻定義，故凹槽的寬度通常和柵極結構之間的間距趨于相等。當同一襯底上形成有多種如兩種間距的PMOS管時，大間距區域中的PMOS管對應的凹槽較大，在鍺硅外延填充中，較寬的凹槽的鍺硅外延速率較小，這樣在較寬的溝槽和較窄的溝槽中同時外延生長鍺硅外延層時就會出現外延生長負載效應，這種外延生長負載效應即表現為較寬的凹槽的鍺硅外延生長速率低于較窄的凹槽的鍺硅外延生長速率，最后使填充于較寬的凹槽中的嵌入式鍺硅外延層的頂部表面的高度低于較窄的凹槽中的嵌入式鍺硅外延層的高度。由于較寬的凹槽中的嵌入式鍺硅外延層的高度較低，使得具有較大間距的PMOS管會產生由于嵌入式鍺硅外延層不足而導致的通道即溝道內應力不夠而使效能減少的缺陷，嵌入式鍺硅外延層對通道的應力為拉應力(strain)，效能減小表現為PMOS管的閾值電壓(Vt)增加以及漏極飽和電流(Idsat)降低。

如圖1所示，現有具有鍺硅源漏的PMOS管的制造方法形成的器件結構圖；現有具有鍺硅源漏的PMOS管的制造方法包括如下步驟：

步驟一、提供一硅襯底101，在所述硅襯底101的表面形成PMOS管對應的柵極結構103，各所述柵極結構103的側面形成有側墻；同一所述硅襯底101上集成有多個所述PMOS管，各所述PMOS管至少具有兩種間距結構。

在所述硅襯底101表面形成有淺溝槽場氧102，由所述淺溝槽場氧102隔離出有源區，各所述PMOS管形成于對應的有源區中。

各種具有不同的所述間距的各所述PMOS管的形成區域對應的有源區不同并隔離有對應的所述淺溝槽場氧102。

所述側墻的材料為氮化硅。

圖1中，集成在同一所述硅襯底101中的所述PMOS管具有兩種間距結構，間距分別為第一間距s101和第二間距s102，所述第一間距s101大于所述第二間距s102，步驟23中所述第一間距s101對應的凹槽為第一凹槽203a，所述第二間距s102對應的凹槽為第二凹槽203b，所述第一凹槽203a的寬度大于所述第二凹槽203b的寬度。

步驟二、采用光刻工藝將所述第一間距s101對應的PMOS管的形成區域201和所述第二間距s102對應的PMOS管的形成區域202都打開，之后進行刻蝕同時形成所述第一凹槽203a和所述第二凹槽203b。