[發明專利]半導體器件

有效

• 申請號: 201811255818.2
• 申請日: 2018-10-25
• 公開（公告）號: CN109817604B
• 公開（公告）日: 2023-09-19
• 發明（設計）人: 樸正鎰;安正勛;李峻寧
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L23/528;H01L21/768
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 李敬文

公開了一種半導體器件，該半導體器件包括：基板，包括有源電路區域和圍繞有源電路區域的邊界區域，邊界區域包括基板的邊緣部分；第一下部導電圖案，設置在邊界區域的基板上；以及第一上部導電圖案，在第一下部導電圖案上方連接到第一下部導電圖案，其中，第一上部導電圖案包括具有第一厚度的第一部分、具有大于第一厚度的第二厚度的第二部分、以及具有大于第二厚度的第三厚度的第三部分，并且第一上部導電圖案的第三部分連接到第一下部導電圖案。

相關申請的交叉引用

本申請要求于2017年11月22日在韓國知識產權局遞交的韓國專利申請號10-2017-0156422的優先權，其全部內容通過引用合并于此入。

技術領域

本發明構思涉及一種半導體器件，更具體地，涉及一種包括減少和/或防止裂紋和/或濕氣的引導結構的半導體器件。

背景技術

集成電路是半導體材料(其通常是硅)上的一組電子電路。半導體集成電路以前端工藝(包括光學工藝、沉積工藝和蝕刻工藝，其通過摻雜和清潔來補充)制造。一旦前端工藝完成，制備晶片以用于測試和封裝。

已經開發了許多不同的封裝技術，包括晶片級封裝技術。晶片級封裝技術以晶片的形式完成，并且在切割晶片之后，完成每個半導體芯片管芯。

當執行晶片的切割時，可能發生碎裂、分層或微裂紋，這可能對半導體芯片管芯中的集成電路造成不利影響。而且，當濕氣滲透通過半導體芯片管芯的邊界部分時，可能對半導體芯片管芯中的集成電路造成不利影響。

發明內容

本發明構思的方面提供了一種半導體器件，能夠通過沿著半導體芯片的邊界區域形成的引導結構來改善元件的可靠性。

本發明構思的另一方面提供了一種用于制造半導體器件的方法，能夠通過使用金屬線跡(stitch)結構減小布線的電阻來改善元件的性能，該金屬針腳結構指示在相同層級中具有不同厚度布線的結構。

根據本發明構思的一些示例實施例，提供了一種半導體器件，包括：基板，包括有源電路區域和圍繞有源電路區域的邊界區域，邊界區域包括基板的邊緣部分；第一下部導電圖案，設置在邊界區域的基板上；以及第一上部導電圖案，在第一下部導電圖案上方連接到第一下部導電圖案，其中，第一上部導電圖案包括具有第一厚度的第一部分、具有大于第一厚度的第二厚度的第二部分、以及具有大于第二厚度的第三厚度的第三部分，并且第一上部導電圖案的第三部分連接到第一下部導電圖案。

根據本發明構思的一些示例實施例，提供了一種半導體器件，包括：基板，包括有源電路區域和圍繞有源電路區域的邊界區域；第一鰭型圖案，設置在有源電路區域的基板上；柵電極，位于第一鰭型圖案上；金屬前(pre-metal)絕緣層，位于所述第一鰭型圖案和所述柵電極上；邊界區域中的第一下部導電圖案和第二下部導電圖案，第一下部導電圖案和第二下部導電圖案設置在金屬前絕緣層上的第一金屬面并且彼此間隔開；第一上部導電圖案，設置在高于第一金屬面的第二金屬面處，并且連接到第一下部導電圖案；以及第二上部導電圖案，設置在第二金屬面處，與第一上部導電圖案間隔開，并且連接到第二下部導電圖案，其中，第一上部導電圖案包括具有第一厚度的第一部分、具有大于第一厚度的第二厚度的第二部分、以及具有大于第二厚度的第三厚度的第三部分，并且第一上部導電圖案的第一部分設置在第一上部導電圖案的第二部分與第一上部導電圖案的第三部分之間。

根據本發明構思的一些示例實施例，提供了一種半導體器件，包括：基板，包括有源電路區域和圍繞有源電路區域的邊界區域，邊界區域包括基板的邊緣部分；以及第一導電防護結構，在邊界區域的基板上圍繞有源電路區域，其中，第一導電防護結構包括第一板圖案、第一板圖案上的第二板圖案、以及用于將第一板圖案與第二板圖案連接的連通圖案，第二板圖案與第一板圖案間隔開，其中，第二板圖案包括具有第一厚度的第一部分、以及具有大于第一厚度的第二厚度的第二部分。