[發明專利]集成電路以及制造所述集成電路的方法

在審

• 申請號: 201811214815.4
• 申請日: 2018-10-18
• 公開（公告）號: CN109801871A
• 公開（公告）日: 2019-05-24
• 發明（設計）人: 麥克·史帝芬·羅德爾;雷維基·森古普塔;洪俊九;提塔許·瑞許特
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L27/088
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 劉培培;黃隸凡

1.一種集成電路，其特征在于，包括：

多個場效應晶體管，每一場效應晶體管包括：

源極區；

漏極區；

溝道區，在所述源極區與所述漏極區之間延伸；

柵極，位于所述溝道區上；

柵極接觸件，在所述柵極的有源區處位于所述柵極上；

源極接觸件，位于所述源極區上；以及

漏極接觸件，位于所述漏極區上，其中所述源極接觸件的上表面及

所述漏極接觸件的上表面在所述柵極的上表面下間隔開一深度。

2.根據權利要求1所述的集成電路，其特征在于，所述深度為10納米到40納米。

3.根據權利要求1所述的集成電路，其特征在于，每一場效應晶體管還包括位于所述源極接觸件或所述漏極接觸件上的通孔，其中所述通孔相對于所述柵極接觸件錯列。

4.根據權利要求3所述的集成電路，其特征在于，所述通孔在所述源極接觸件或所述漏極接觸件的長度方向上相對于所述柵極接觸件縱向地偏置10納米到25納米的距離。

5.根據權利要求3所述的集成電路，其特征在于，還包括淺溝槽隔離區，所述淺溝槽隔離區位于所述多個場效應晶體管中的第一晶體管與所述多個場效應晶體管中的第二晶體管之間。

6.根據權利要求5所述的集成電路，其特征在于，所述多個場效應晶體管中的一者的所述源極區或所述漏極區延伸跨越所述淺溝槽隔離區且將所述第一晶體管連接到所述第二晶體管。

7.根據權利要求6所述的集成電路，其特征在于，所述第一晶體管及所述第二晶體管中的一者的所述通孔位于所述淺溝槽隔離區處，且其中延伸跨越所述淺溝槽隔離區的所述源極區的上表面或所述漏極區的上表面包括缺口。

8.根據權利要求1所述的集成電路，其特征在于，還包括：

至少一個電源軌，位于所述集成電路的邊界處；以及

通孔，將所述多個場效應晶體管中的一者的所述源極接觸件連接到所述至少一個電源軌。

9.一種集成電路，其特征在于，包括：

多個場效應晶體管，每一場效應晶體管包括：

源極區；

漏極區；

溝道區，在所述源極區與所述漏極區之間延伸；

柵極，位于所述溝道區上；

柵極接觸件，在所述柵極的有源區處位于所述柵極上；

源極接觸件，位于所述源極區上；

漏極接觸件，位于所述漏極區上；以及

通孔，位于所述源極接觸件或所述漏極接觸件上，其中所述通孔相對于所述柵極接觸件錯列。

10.根據權利要求9所述的集成電路，其特征在于，所述通孔在所述源極接觸件或所述漏極接觸件的長度方向上相對于所述柵極接觸件縱向地偏置10納米到25納米的距離。

11.根據權利要求9所述的集成電路，其特征在于，所述源極接觸件的上表面及所述漏極接觸件的上表面在所述柵極的上表面下間隔開一深度。

12.根據權利要求11所述的集成電路，其特征在于，所述深度為10納米到40納米。

13.根據權利要求9所述的集成電路，其特征在于，還包括：

至少一個電源軌，位于所述集成電路的邊界處；以及

第二通孔，將所述多個場效應晶體管中的一者的所述源極接觸件連接到所述至少一個電源軌。

14.根據權利要求9所述的集成電路，其特征在于，還包括位于所述多個場效應晶體管中的第一晶體管與所述多個場效應晶體管中的第二晶體管之間的淺溝槽隔離區，其中所述多個場效應晶體管中的一者的所述源極區或所述漏極區延伸跨越所述淺溝槽隔離區且將所述第一晶體管連接到所述第二晶體管。