[發明專利]半導體裝置

有效

• 申請號: 201811210323.8
• 申請日: 2018-10-17
• 公開（公告）號: CN109686789B
• 公開（公告）日: 2021-09-24
• 發明（設計）人: 平林康弘
• 申請（專利權）人: 株式會社電裝
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/06
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 何沖;黃隸凡

本發明提供一種半導體裝置，其具有半導體基板、上表面電極和下表面電極。半導體基板具有：與上表面電極接觸的p型陽極區、與下表面電極接觸的n型陰極區、以及位于陽極區與陰極區之間的漂移區。半導體基板還具有位于陽極區與漂移區之間的勢壘區、以及在勢壘區和上表面電極之間延伸的n型柱區。勢壘區具有多層結構，所述多層結構包括n型第一勢壘層、p型第二勢壘層、以及n型第三勢壘層，所述第二勢壘層位于第一勢壘層與第三勢壘層之間。第一勢壘層與陽極區相接，并且隔著柱區與上表面電極連接。

技術領域

本說明書中公開的技術涉及一種半導體裝置，特別是涉及一種具有二極管構造的半導體裝置。

背景技術

日本特開2016-162897號公報中公開了一種具有二極管構造的半導體裝置。該半導體裝置具有半導體基板、設置在半導體基板的上表面的上表面電極、以及設置在半導體基板的位于上表面相對側的下表面的下表面電極。半導體基板具有與上表面電極接觸的p型陽極區、與下表面電極接觸的n型陰極區、以及位于陽極區與陰極區之間并且載流子密度低于陰極區的n型漂移區。

該半導體裝置還具有位于陽極區與漂移區之間的n型勢壘區、以及在勢壘區和上表面電極之間延伸且與上表面電極進行肖特基接觸的n型柱區。勢壘區的載流子密度高于漂移區的載流子密度。根據這一結構，由于正向偏置時從陽極區向漂移區注入的空穴被抑制，因此能夠降低向反向偏置切換時產生的恢復電流。

另一方面，上述勢壘區及柱區的存在有可能成為導致回滯現象的主要原因，該回滯現象為在向正向偏置切換時，與正向電壓增加相對而正向電流的增加發生暫時延遲的現象。為了抑制所述回滯現象，優選降低勢壘區的載流子密度。但是，如果降低勢壘區的載流子密度，則會導致前述抑制空穴注入的效果降低。針對這一點，在日本特開2016-162897號公報記載的半導體裝置中，使勢壘區的載流子密度沿著半導體基板的橫向(即平行于半導體基板的方向)變化。根據這一結構，勢壘區能夠利用載流子密度較高的部分抑制空穴的注入，同時利用載流子密度較低的部分抑制回滯現象的發生。

發明內容

如上所述，在具有二極管構造的半導體裝置中，能夠通過設置勢壘區而降低恢復電流。另一方面，設置勢壘區有可能成為發生回滯現象這一問題的主要原因。本說明書提供一種新技術，其能夠在降低恢復電流的同時抑制回滯現象。

本說明書中公開的技術具體體現在一種半導體裝置中。該半導體裝置具有：半導體基板、設置在半導體基板的上表面的上表面電極、以及設置在半導體基板的位于上表面相對側的下表面的下表面電極。半導體基板具有：與上表面電極接觸的p型陽極區、與下表面電極接觸的n型陰極區、以及位于陽極區與陰極區之間并且載流子密度低于陰極區的n型漂移區。半導體基板還具有位于陽極區與漂移區之間的勢壘區、以及在勢壘區和上表面電極之間延伸且與上表面電極進行肖特基接觸的n型柱區。勢壘區具有多層結構，所述多層結構包括n型第一勢壘層、p型第二勢壘層、以及n型第三勢壘層，所述第二勢壘層位于所述第一勢壘層與所述第三勢壘層之間。第一勢壘層及第三勢壘層的各自的載流子密度高于漂移區中的載流子密度。此外，第一勢壘層與陽極區相接，并且隔著柱區與上表面電極連接。

在上述半導體裝置中，在半導體基板內形成有二極管構造。所述二極管容許從上表面電極向下表面電極流動的電流，禁止從下表面電極向上表面電極流動的電流。在陽極區與漂移區之間設置有勢壘區。勢壘區具有多層結構，p型第二勢壘層位于n型第一勢壘層及n型第三勢壘層之間。在正向偏置時，n型第一勢壘層及n型第三勢壘層抑制從陽極區向漂移區注入的空穴。由此，能夠降低在向反向偏置切換時產生的恢復電流。此外，在向正向偏置切換時，p型第二勢壘層能夠抑制從漂移區通過柱區向上表面電極流動的電子。由此，由于注入陽極區的電子增加，能夠抑制回滯現象產生。