[發明專利]一種計算裝置及相關產品

在審

• 申請號: 201811193714.3
• 申請日: 2018-10-12
• 公開（公告）號: CN111047021A
• 公開（公告）日: 2020-04-21
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 中科寒武紀科技股份有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06F9/30
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 郝傳鑫;熊永強

1.一種計算裝置，其特征在于，所述計算裝置用于執行神經網絡計算，所述計算裝置包括：控制單元以及運算單元，所述運算單元包括邏輯運算器以及浮點定點運算器；

所述控制單元，用于獲取計算指令；

所述控制單元，還用于解析所述計算指令得到多個運算指令，將所述多個運算指令發送給所述運算單元；

所述運算單元，用于根據所述控制單元下發的所述運算指令，獲取輸入數據，所述輸入數據包括神經元數據以及權值數據，所述輸入數據的部分或者全部為離散數據；在所述輸入數據的部分為離散數據的情況下，利用浮點定點運算器以及所述邏輯運算器完成神經網絡運算，得到運算結果，其中，所述輸入數據中的非離散數據包括浮點數據和/或定點數據；在所述輸入數據全部為離散數據的情況下，利用所述邏輯運算器完成神經網絡運算，得到所述運算結果。

2.根據權利要求1所述的裝置，其特征在于，所述運算單元包括：一個主處理電路和多個從處理電路；

所述主處理電路，用于對所述輸入數據執行前序處理以及與所述多個從處理電路之間傳輸數據和運算指令；

所述多個從處理電路，用于根據從所述主處理電路傳輸的數據以及運算指令并行執行中間運算得到多個中間結果，并將所述多個中間結果傳輸給所述主處理電路；

所述主處理電路，用于對所述多個中間結果執行后續處理得到所述計算指令的運算結果。

3.根據權利要求2所述的裝置，其特征在于，所述主處理電路以及所述多個從處理電路中的每個從處理電路均包括所述邏輯運算器。

4.根據權利要求3所述的裝置，其特征在于，所述運算單元還包括：判斷數據格式單元；

所述判斷數據格式單元，用于判斷所述輸入數據的數據類型，并根據不同數據類型執行對不同數據類型數據指令的調度任務；其中，所述數據類型包括浮點數據、定點數據以及離散數據；所述判斷數據格式單元位于所述主處理電路；或者，所述判斷數據格式單元位于所述主處理電路以及所述多個從處理電路中的每個從處理電路中。

5.根據權利要求1至4任一項所述的裝置，其特征在于，所述計算裝置還包括：存儲單元和直接內存訪問單元，所述存儲單元包括：寄存器、緩存中任意組合；

所述緩存，用于存儲所述輸入數據；

所述寄存器，用于存儲神經網絡運算的操作碼以及神經網絡運算的操作數，所述操作碼用于指示所述神經網絡運算指令的功能，所述操作數用于指示所述神經網絡運算指令的數據信息；

所述緩存包括高速暫存存儲器；

所述直接內存訪問單元用于從存儲單元讀取數據或向所述存儲單元寫入數據。

6.根據權利要求5所述的裝置，其特征在于，所述控制單元包括：指令緩存單元、指令處理單元、存儲隊列單元以及依賴關系處理單元；

所述指令緩存單元，用于存儲所述神經網絡運算關聯的計算指令；

所述指令處理單元，用于從所述指令緩存單元獲取所述計算指令，并對所述計算指令解析得到多個運算指令；

所述存儲隊列單元，用于存儲指令隊列，該指令隊列包括：按該隊列的前后順序待執行的多個運算指令或計算指令；

所述依賴關系處理單元，用于確定第一運算指令與所述第一運算指令之前的第零運算指令是否存在關聯關系，如所述第一運算指令與所述第零運算指令存在關聯關系，將所述第一運算指令緩存在所述指令隊列中，在所述第零運算指令執行完畢后，從所述指令隊列中提取所述第一運算指令傳輸至所述運算單元；

所述確定該第一運算指令與第一運算指令之前的第零運算指令是否存在關聯關系包括：

依據所述第一運算指令提取所述第一運算指令中所需數據的第一存儲地址區間，依據所述第零運算指令提取所述第零運算指令中所需數據的第零存儲地址區間，如所述第一存儲地址區間與所述第零存儲地址區間具有重疊的區域，確定所述第一運算指令與所述第零運算指令具有關聯關系，如所述第一存儲地址區間與所述第零存儲地址區間不具有重疊的區域，確定所述第一運算指令與所述第零運算指令不具有關聯關系。