[發明專利]用于形成鰭式場效應晶體管的方法以及半導體器件

有效

• 申請號: 201811178401.0
• 申請日: 2018-10-10
• 公開（公告）號: CN110610859B
• 公開（公告）日: 2022-11-29
• 發明（設計）人: 林志翰;高魁佑;張銘慶;楊建倫;陳昭成;章勛明
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 桑敏

本公開涉及用于形成鰭式場效應晶體管的方法以及半導體器件。一種方法包括：在半導體區域上方形成虛設柵極電極層，在虛設柵極電極層上方形成掩模條帶，以及使用掩模條帶作為第一刻蝕掩模來執行第一刻蝕工藝以圖案化虛設柵極電極層的較上部分。虛設柵極電極層的較上部分的剩余部分形成虛設柵極電極的較上部。該方法還包括在虛設柵極電極的較上部的側壁上形成保護層，并在虛設柵極電極層的較下部分上執行第二刻蝕工藝以形成虛設柵極電極的較下部，并且保護層和掩模條帶被組合用作第二刻蝕掩模。用替換柵極堆疊替換虛設柵極電極和下面的虛設柵極電介質。

技術領域

本公開一般地涉及用于形成鰭式場效應晶體管的方法以及半導體器件。

背景技術

集成電路(IC)材料和設計的技術進步已經產生了幾代IC，其中，每代具有比前幾代更小和更復雜的電路。在IC演變過程中，功能密度(例如，每芯片面積的互連器件的數目)通常增加，而幾何尺寸減小。這種縮小過程通常通過提高生產效率和降低相關成本來提供益處。

這種縮小也增加了處理和制造IC的復雜性，并且為了實現這些進步，需要IC處理和制造中的類似發展。例如，已經引入了鰭式場效應晶體管 (FinFET)來代替平面晶體管。正在開發FinFET的結構和制造FinFET的方法。

FinFET的形成通常包括形成虛設柵極堆疊，并且利用替換柵極堆疊來替換虛設柵極堆疊。

發明內容

本公開的實施例提供了一種用于形成鰭式場效應晶體管的方法，包括：在半導體區域上方形成虛設柵極電極層；在所述虛設柵極電極層上方形成掩模條帶；使用所述掩模條帶作為第一刻蝕掩模來執行第一刻蝕工藝以圖案化所述虛設柵極電極層的較上部分，其中所述虛設柵極電極層的較上部分的剩余部分形成虛設柵極電極的較上部；在所述虛設柵極電極的較上部的側壁上形成保護層；在所述虛設柵極電極層的較下部分上執行第二刻蝕工藝以形成所述虛設柵極電極的較下部，其中所述保護層和所述掩模條帶被組合用作第二刻蝕掩模；以及用替換柵極堆疊替換所述虛設柵極電極和下面的虛設柵極電介質。

本公開的實施例還提供了一種用于形成鰭式場效應晶體管的方法，包括：形成延伸到半導體襯底中的隔離區域；形成突出高于所述隔離區域的半導體鰭；在所述半導體鰭上形成虛設柵極電介質；在所述虛設柵極電介質上方形成虛設柵極電極層；在所述虛設柵極電極層的較上部分上執行第一刻蝕工藝，其中，所述第一刻蝕工藝在所述虛設柵極電極層的較下部分的頂表面處于所述虛設柵極電極層的頂表面和底表面之間的中間水平處時停止；沉積保護層；移除所述保護層的水平部分，并且所述保護層的垂直部分環繞所述虛設柵極電極層的剩余的較上部分；以及執行第二刻蝕工藝以刻蝕所述虛設柵極電極層的較下部分，其中所述保護層在所述第二刻蝕工藝期間保護所述虛設柵極電極層的剩余的較上部分。

本公開的實施例還提供了一種半導體器件，包括：半導體鰭；所述半導體鰭的頂表面和側壁上的柵極堆疊；柵極間隔件，包括在所述柵極堆疊的相對側上的部分；所述柵極間隔件和所述柵極堆疊之間的保護層，其中，所述保護層的底表面高于所述柵極間隔件的底表面；以及所述柵極堆疊的相對側上的源極區域和漏極區域。

附圖說明

在結合附圖閱讀下面的具體實施方式時，可以從下面的具體實施方式中最佳地理解本公開的各個方面。應當注意，根據行業的標準做法，各種特征不是按比例繪制的。事實上，為了討論的清楚起見，各種特征的尺寸可能被任意增大或減小。

圖1至圖12A、12B和12C是根據一些實施例的鰭式場效應晶體管 (FinFET)的形成中的中間階段的透視圖和/或橫截面圖。

圖13示出了根據一些實施例的柵極堆疊的橫截面圖。

圖14A、14B、14C和14D示出了根據一些實施例的柵極堆疊的一些輪廓。

圖15A和15B至圖21A、21B和21C是根據一些實施例的FinFET的形成中的中間階段的透視圖和橫截面圖。