[發明專利]半導體存儲器電容接點結構及制備方法

在審

• 申請號: 201811147187.2
• 申請日: 2018-09-29
• 公開（公告）號: CN110970351A
• 公開（公告）日: 2020-04-07
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/535;H01L27/108
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

1.一種半導體存儲器電容接點結構的制備方法，其特征在于，包括：

1)提供半導體襯底，所述半導體襯底的表面包含若干有源區，在所述半導體襯底上形成有若干連接所述有源區的位線；

2)在所述半導體襯底上形成導電層，所述導電層填滿所述位線之間的間隙及所述位線外側區域；

3)在所述導電層上形成圖形化掩膜層，所述圖形化掩膜層的覆蓋范圍由電容接點結構的位置所定義，所述電容接點結構分布于所述位線之間的所述有源區上；

4)以所述圖形化掩膜層刻蝕去除裸露的所述導電層，以形成電容接點結構，并暴露出部分所述半導體襯底；及

5)于所述半導體襯底上形成介質層，所述介質層至少填滿所述位線與所述電容接點結構之間的間隙及相鄰所述位線之間的間隙。

2.根據權利要求1所述的半導體存儲器電容接點結構的制備方法，其特征在于，在步驟2)之前，還包括在所述位線的側壁形成側壁隔離層的步驟，在所述位線的側壁形成側壁隔離層的步驟包括：在所述位線頂部和側壁以及所述半導體襯底的表面上沉積側壁隔離層材料，使用各向異性的干法刻蝕去除位于所述位線頂部及所述半導體襯底的表面的所述側壁隔離層材料。

3.根據權利要求1所述的半導體存儲器電容接點結構的制備方法，其特征在于，步驟5)于所述襯底上形成所述介質層包括如下步驟：

5-1)于所述半導體襯底的表面及所述位線的頂部及側壁形成二氧化硅層；及

5-2)于所述二氧化硅層表面形成氮化硅層；

所述氮化硅層及所述二氧化硅層共同構成所述介質層。

4.根據權利要求1所述的半導體存儲器電容接點結構的制備方法，其特征在于，步驟5)于所述襯底上形成所述介質層包括如下步驟：

5-1)于所述半導體襯底的表面及所述位線的頂部及側壁形成第一氮化硅層；

5-2)于所述氮化硅層表面形成二氧化硅層；及

5-3)于所述二氧化硅層表面形成第二氮化硅層；

所述第一氮化硅層、所述二氧化硅層及所述第二氮化硅層共同構成所述介質層。

5.根據權利要求1所述的半導體存儲器電容接點結構的制備方法，其特征在于，在步驟3)中，采用間距加倍技術形成所述圖形化掩膜層，包括如下步驟：

3-1)在所述導電層的表面以及所述位線的頂部形成圖形化犧牲層；

3-2)在所述圖形化犧牲層的頂部和側壁、所述導電層的表面以及所述位線的頂部沉積掩膜材料；

3-3)刻蝕去除位于所述圖形化犧牲層的頂部、所述導電層的表面以及所述位線的頂部的所述掩膜材料，保留位于所述圖形化犧牲層側壁的所述掩膜材料；及

3-4)去除所述圖形化犧牲層，保留的所述掩膜材料形成所述圖形化掩膜層。

6.一種半導體存儲器電容接點結構，其特征在于，包括：

表面包含若干有源區的半導體襯底；

若干位線，位于所述半導體襯底上，連接所述有源區；

電容接點結構，位于所述位線之間的所述有源區上，下方連接所述有源區；

介質層，所述介質層至少填滿所述位線與所述電容接點結構之間的間隙及相鄰所述位線之間的間隙；

側壁隔離層，覆蓋于所述位線的側壁，所述位線通過所述側壁隔離層與所述電容接點結構分隔；及

電容結構，位于所述電容接點結構的上方，連接所述電容接點結構。

7.根據權利要求6所述的半導體存儲器電容接點結構，其特征在于，所述位線包括疊層結構及覆蓋于所述疊層結構外圍的側墻結構，其中，所述疊層結構包括由下至上依次疊置的隔離絕緣層、導線主體層及頂層介質層。

8.根據權利要求6所述的半導體存儲器電容接點結構，其特征在于，所述半導體存儲器電容接點結構還包括淺溝槽隔離結構及埋入式字線，所述淺溝槽隔離結構及所述埋入式字線形成于所述半導體襯底內，所述若干有源區由所述淺溝槽隔離結構隔離。

9.根據權利要求6所述的半導體存儲器電容接點結構，其特征在于，所述電容接點結構包括多晶硅柱狀結構。