[發明專利]制造半導體器件的方法

有效

• 申請號: 201811145953.1
• 申請日: 2018-09-29
• 公開（公告）號: CN109698120B
• 公開（公告）日: 2023-06-16
• 發明（設計）人: 山本芳樹
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/336;H01L21/8234;H10B43/30;H10B41/30;H01L29/423
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

1.一種制造半導體器件的方法，所述半導體器件包括將形成有第一MISFET的第一區域和將形成有第二MISFET的第二區域，所述方法包括以下步驟：

(a)在所述第一區域和所述第二區域的半導體襯底上方形成第一絕緣膜；

(b)在所述第一絕緣膜上形成保護膜，所述保護膜由與所述第一絕緣膜不同的材料制成；

(c)通過選擇性地移除所述第一區域的所述保護膜和所述第一絕緣膜，來暴露所述第一區域的所述半導體襯底；

(d)在步驟(c)之后，在所述第一區域的所述半導體襯底上形成第二絕緣膜；

(e)在步驟(d)之后，通過在所述第二區域中的所述第一絕緣膜被覆蓋有所述保護膜的狀態下在包含氮的氣氛中對所述半導體襯底執行熱處理，來將氮引入到所述第一區域中的所述半導體襯底與所述第二絕緣膜之間的界面；

(f)在步驟(e)之后，移除所述第二區域的所述保護膜；

(g)在步驟(f)之后，在所述第一區域的所述第二絕緣膜上方和所述第二區域的所述第一絕緣膜上方形成第一導電膜，以及

(h)通過圖案化所述第一導電膜，來形成所述第一區域中的所述第一MISFET的第一柵極電極和所述第二區域中的所述第二MISFET的第二柵極電極。

2.根據權利要求1所述的制造半導體器件的方法，還包括以下步驟：

(i)在步驟(e)之后并且在步驟(f)之前，在所述第一區域的所述第二絕緣膜上并且在所述第二區域的所述保護膜上形成第三絕緣膜；以及

(j)在所述第三絕緣膜上形成第四絕緣膜；以及

(k)在步驟(j)之后，選擇性地移除所述第二區域的所述第四絕緣膜和所述第三絕緣膜以便留下所述第一區域的所述第四絕緣膜和所述第三絕緣膜，

其中，在步驟(g)中，所述第一區域的所述第一導電膜被形成在所述第四絕緣膜上，

其中，在步驟(h)中，所述第一區域的所述第一柵極電極被形成在所述第四絕緣膜上，以及

其中，所述第一MISFET的第一柵極絕緣膜包括所述第一區域的所述第二絕緣膜、所述第三絕緣膜和所述第四絕緣膜。

3.根據權利要求2所述的制造半導體器件的方法，

其中，所述第三絕緣膜和所述保護膜由相同材料制成，以及

其中，所述第三絕緣膜通過蝕刻在步驟(k)中被移除，并且所述保護膜通過類似蝕刻在步驟(f)中被移除。

4.根據權利要求2所述的制造半導體器件的方法，還包括以下步驟：

在步驟(f)之后并且在步驟(g)之前，在包含氮的氣氛中對所述第一區域的所述第四絕緣膜的表面和所述第二區域的所述第一絕緣膜的表面執行等離子體處理。

5.根據權利要求2所述的制造半導體器件的方法，

其中，所述第三絕緣膜是電荷存儲層，以及

其中，所述第一MISFET構成非易失性存儲器單元的一部分。

6.根據權利要求5所述的制造半導體器件的方法，

其中，所述第三絕緣膜包括氮化硅膜，以及

其中，所述第二絕緣膜和所述第四絕緣膜每個都包括氧化硅膜。

7.根據權利要求5所述的制造半導體器件的方法，

其中，所述非易失性存儲器單元包括所述第一MISFET和所述第二MISFET，以及

其中，所述第二MISFET構成所述非易失性存儲器單元的選擇晶體管。

8.根據權利要求7所述的制造半導體器件的方法，

其中，所述第一MISFET和所述第二MISFET是n型晶體管。

9.根據權利要求1所述的制造半導體器件的方法，

其中，所述第一MISFET是n型晶體管，以及

其中，所述第二MISFET是p型晶體管。