[發明專利]數字相關雙采樣電路和包括其的圖像傳感器

有效

• 申請號: 201811118548.0
• 申請日: 2018-09-25
• 公開（公告）號: CN109561265B
• 公開（公告）日: 2022-09-27
• 發明（設計）人: 李赫鐘
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H04N5/378
• 分類號: H04N5/378;H04N5/374
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 趙南;張帆

本申請提供了一種數字相關雙采樣(CDS)電路和一種圖像傳感器。該數字相關雙采樣電路包括第一鎖存電路、第一轉換電路、第二轉換電路、第二鎖存電路和計算電路。第一鎖存電路基于第一控制信號鎖存輸入相移碼，以存儲第一相移碼和第二相移碼。第一轉換電路將第一相移碼和第二相移碼轉換為第一格雷碼和第二格雷碼。第二轉換電路將第一格雷碼和第二格雷碼轉換為第一二進制碼和第二二進制碼。第二鎖存電路基于第二控制信號鎖存第二轉換電路的輸出，以存儲第一二進制碼。計算電路對第一二進制碼和第二二進制碼操作，以產生第三二進制碼，并且輸出第三二進制碼。

相關申請的交叉引用

該申請要求于2017年9月25日在韓國知識產權局(KIPO)提交的韓國專利申請No.10-2017-0123532的優先權，該申請的全部內容以引用方式并入本文中。

技術領域

示例實施例整體涉及相關雙采樣(CDS)技術，更具體地說，涉及數字CDS電路和包括數字CDS電路的圖像傳感器。

背景技術

互補金屬氧化物半導體(CMOS)圖像傳感器已用作用于拍攝圖像的裝置。通常，由于像素的固有特性(諸如固定模式噪聲(FPN))之間的差異，從CMOS圖像傳感器的像素陣列輸出的模擬像素信號可具有變化，并且由于與CMOS圖像傳感器的像素陣列的各列對應的模數(ADC)轉換器的特性之間的差異，基于模擬像素信號產生的數字像素信號可具有變化。為了補償這種變化，可以使用CDS技術來操作CMOS圖像傳感器。最近，CMOS圖像傳感器的幀率和工作頻率已增加，因此CMOS圖像傳感器的功耗也會增加。

發明內容

本發明構思的至少一個示例實施例提供了能夠以相對高的速度和低功耗操作的數字CDS電路。

本發明構思的至少一個示例實施例提供了包括數字CDS電路的圖像傳感器。

根據示例實施例，一種數字CDS電路包括第一鎖存電路、第一轉換電路、第二轉換電路、第二鎖存電路和計算電路。第一鎖存電路基于第一控制信號鎖存輸入相移碼，以按次序存儲第一相移碼和第二相移碼。第一相移碼表示復位分量。第二相移碼表示圖像分量。第一轉換電路將第一相移碼和第二相移碼分別轉換為第一格雷碼和第二格雷碼。第二轉換電路將第一格雷碼和第二格雷碼分別轉換為第一二進制碼和第二二進制碼。第二鎖存電路基于第二控制信號鎖存第二轉換電路的輸出，以存儲第一二進制碼。計算電路基于第一二進制碼和第二二進制碼從圖像分量中減去復位分量，以產生第三二進制碼，并且按次序輸出第三二進制碼。第三二進制碼表示有效圖像分量。

根據本發明構思的示例實施例，一種數字CDS電路包括第一鎖存電路、第一轉換電路、第二鎖存電路、第二轉換電路和計算電路。第一鎖存電路基于第一控制信號鎖存輸入相移碼，以按次序存儲第一相移碼和第二相移碼。第一相移碼表示復位分量。第二相移碼表示圖像分量。第一轉換電路將第一相移碼和第二相移碼分別轉換為第一格雷碼和第二格雷碼。第二鎖存電路基于第二控制信號鎖存第一轉換電路的輸出，以存儲第一格雷碼。第二轉換電路將第一格雷碼和第二格雷碼分別轉換為第一二進制碼和第二二進制碼。計算電路基于第一二進制碼和第二二進制碼從圖像分量中減去復位分量，以產生第三二進制碼，并且按次序輸出第三二進制碼。第三二進制碼表示有效圖像分量。