[發(fā)明專利]絕緣體上硅的晶體管制作方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201811088748.6
• 申請(qǐng)日: 2018-09-18
• 公開(kāi)（公告）號(hào): CN110911283A
• 公開(kāi)（公告）日: 2020-03-24
• 發(fā)明（設(shè)計(jì)）人: 趙立新
• 申請(qǐng)（專利權(quán)）人: 格科微電子（上海）有限公司
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

本發(fā)明提供一種絕緣體上硅的晶體管制作方法，包括如下步驟：提供第一晶圓、第二晶圓；于所述第一晶圓的第一面形成溝槽結(jié)構(gòu)，在所述溝槽結(jié)構(gòu)中填充介電材料；將所述第一晶圓的第一面與第二晶圓進(jìn)行晶圓級(jí)鍵合；從所述第一晶圓的第二面開(kāi)始減薄，以所述填充介電材料做為阻擋層，提高減薄的均勻度。本發(fā)明的絕緣體上硅的晶體管制作方法，采用堆疊式晶圓形成絕緣體上硅襯底，晶體管可分別形成于不同晶圓上，共同構(gòu)成完整的器件結(jié)構(gòu)，工藝選擇性更加靈活，改善晶體管的結(jié)構(gòu)性能，提高信號(hào)傳輸速度，優(yōu)化器件的整體性能。

技術(shù)領(lǐng)域

本發(fā)明涉及一種絕緣體上硅的晶體管制作方法。

背景技術(shù)

近年來(lái)，隨著整個(gè)半導(dǎo)體行業(yè)的目標(biāo)逐步轉(zhuǎn)向縮小尺寸、提高性能、降低功耗、設(shè)計(jì)先進(jìn)的微電子應(yīng)用，半導(dǎo)體器件制造因此變得越來(lái)越具有挑戰(zhàn)性，傳統(tǒng)的體型硅襯底已不再能夠滿足需求。

絕緣體上硅（SOI，Silicon-on-insulator）被業(yè)界公認(rèn)為納米技術(shù)時(shí)代取代現(xiàn)有體型硅襯底的解決方案之一，是維持摩爾定律走勢(shì)的一大利器。SOI襯底可以將器件和周?chē)牟糠滞耆綦x，從而減少了相互之間的干擾和漏電，提高了器件的速度和性能。

現(xiàn)有的絕緣體上硅的器件制作方法，一般在單一晶圓上形成完整器件的全部結(jié)構(gòu)，例如，分別負(fù)責(zé)不同功能的各種晶體管位于同一晶圓上，由于各結(jié)構(gòu)之間的彼此影響，制造過(guò)程中的工藝選擇性受到限制，例如，很多高溫工藝無(wú)法采用，晶體管的結(jié)構(gòu)性能無(wú)法保證，另外由于各晶體管設(shè)置于同一晶圓上，信號(hào)傳輸速度受到了限制，從而影響器件的整體性能。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種絕緣體上硅的晶體管制作方法，工藝選擇性更加靈活，改善晶體管的結(jié)構(gòu)性能，提高信號(hào)傳輸速度，優(yōu)化器件的整體性能。

為了解決上述技術(shù)問(wèn)題，本發(fā)明提供一種絕緣體上硅的晶體管制作方法，包括如下步驟：提供第一晶圓、第二晶圓；于所述第一晶圓的第一面形成溝槽結(jié)構(gòu)，在所述溝槽結(jié)構(gòu)中填充介電材料；將所述第一晶圓的第一面與第二晶圓進(jìn)行晶圓級(jí)鍵合；從所述第一晶圓的第二面開(kāi)始減薄，以所述填充介電材料做為阻擋層，提高減薄的均勻度。

優(yōu)選的，所述填充介電材料為二氧化硅，氮化硅或低介電常數(shù)材料，或者所述介電材料的組合。

優(yōu)選的，所述第一晶圓的溝槽結(jié)構(gòu)形成全部或部分鰭形場(chǎng)效應(yīng)晶體管的全部或部分有源區(qū)域。

優(yōu)選的，在第一晶圓減薄后的第二面通過(guò)刻蝕形成鰭形場(chǎng)效應(yīng)晶體管的溝道區(qū)域。

優(yōu)選的，所述鰭形場(chǎng)效應(yīng)晶體管的源極、漏極區(qū)域?yàn)樯喜繀^(qū)域面積大，底部區(qū)域面積小的結(jié)構(gòu)；以減少源極、漏極的寄生電容。

優(yōu)選的，在有源區(qū)接觸孔刻蝕工藝中，對(duì)硅的刻蝕深度超過(guò)絕緣體上硅厚度的50%，增加接觸孔與鰭形場(chǎng)效應(yīng)晶體管有源區(qū)的接觸面積，以降低接觸電阻。

優(yōu)選的，在所述接觸孔刻蝕完后，在接觸孔側(cè)壁形成應(yīng)變硅結(jié)構(gòu)，提高晶體管的傳輸性能。

優(yōu)選的，部分的有源區(qū)接觸孔由溝槽結(jié)構(gòu)底部進(jìn)行走線，降低鰭形場(chǎng)效應(yīng)晶體管多晶硅柵極與有源區(qū)接觸孔的寄生電容。

優(yōu)選的，有源區(qū)接觸孔與鰭形場(chǎng)效應(yīng)晶體管多晶硅柵極的圖形采用一層光罩定義，減少工藝步驟。

優(yōu)選的，所述晶圓級(jí)鍵合前，于第二晶圓中形成PN結(jié)和/或晶體管結(jié)構(gòu)，以實(shí)現(xiàn)整體電路的抗靜電放電保護(hù)；再通過(guò)穿孔技術(shù)與第一晶圓的電路進(jìn)行導(dǎo)通，從而提高整體電路的抗靜電放電保護(hù)能力。

優(yōu)選的，所述晶圓級(jí)鍵合前，可于第二晶圓中形成PN結(jié)，電阻，電容，和/或晶體管結(jié)構(gòu)；再通過(guò)穿孔技術(shù)與第一晶圓的電路進(jìn)行導(dǎo)通，實(shí)現(xiàn)部分電路功能。

優(yōu)選的，所述第二晶圓中晶體管的有源區(qū)通過(guò)埋層接觸與多晶硅連通，所述多晶硅由過(guò)孔結(jié)構(gòu)連接至遠(yuǎn)離晶體管的一面上的金屬走線，實(shí)現(xiàn)第二晶圓中晶體管的電路連接。