[發(fā)明專利]扇出型半導(dǎo)體封裝件有效
| 申請(qǐng)?zhí)枺?/td> | 201811060832.7 | 申請(qǐng)日： | 2018-09-12 |
| 公開（公告）號(hào)： | CN109727958B | 公開（公告）日： | 2023-03-28 |
| 發(fā)明（設(shè)計(jì)）人： | 李政昊;姜明杉;高永寬;金鎮(zhèn)洙;徐祥熏;李楨日 | 申請(qǐng)（專利權(quán)）人： | 三星電子株式會(huì)社 |
| 主分類號(hào)： | H01L23/66 | 分類號(hào)： | H01L23/66;H01L23/31;H01Q1/38;H01Q1/48;H01Q1/22 |
| 代理公司： | 北京銘碩知識(shí)產(chǎn)權(quán)代理有限公司 11286 | 代理人： | 馬金霞;馬翠平 |
| 地址： | 韓國京畿*** | 國省代碼： | 暫無信息 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 扇出型 半導(dǎo)體 封裝 | ||
1.一種扇出型半導(dǎo)體封裝件，包括：
框架，包括：多個(gè)絕緣層；多個(gè)布線層，設(shè)置在所述多個(gè)絕緣層上；及多個(gè)連接過孔層，貫穿所述多個(gè)絕緣層并且使所述多個(gè)布線層彼此電連接，并且所述框架具有凹入部和設(shè)置在所述凹入部的底表面上的止擋層；
半導(dǎo)體芯片，設(shè)置在所述凹入部中并且具有連接焊盤、設(shè)置有所述連接焊盤的有效表面和與所述有效表面背對(duì)并且設(shè)置在所述止擋層上的無效表面；
包封劑，覆蓋所述半導(dǎo)體芯片的至少部分并且填充所述凹入部的至少部分；及
連接構(gòu)件，設(shè)置在所述框架和所述半導(dǎo)體芯片的所述有效表面上并且包括重新分布層，所述重新分布層使所述框架的所述多個(gè)布線層和所述半導(dǎo)體芯片的所述連接焊盤彼此電連接，
其中，所述半導(dǎo)體芯片的所述有效表面和所述包封劑的上表面之間具有臺(tái)階部，
其中，所述連接構(gòu)件包括：絕緣層，設(shè)置在所述框架、所述包封劑和所述半導(dǎo)體芯片的所述有效表面上并且與所述半導(dǎo)體芯片的所述有效表面直接接觸；所述重新分布層，設(shè)置在所述絕緣層上；第一連接過孔，貫穿所述絕緣層、與所述連接焊盤直接接觸并且使所述重新分布層和所述連接焊盤彼此電連接；及第二連接過孔，貫穿所述絕緣層并且使所述重新分布層和所述框架的所述多個(gè)布線層中的最上方布線層彼此電連接，并且
其中，所述第一連接過孔的高度大于所述第二連接過孔的高度。
2.根據(jù)權(quán)利要求1所述的扇出型半導(dǎo)體封裝件，所述連接構(gòu)件的所述絕緣層和所述包封劑之間的邊界表面相對(duì)于所述連接構(gòu)件的所述絕緣層和所述半導(dǎo)體芯片的所述有效表面之間的邊界表面具有所述臺(tái)階部。
3.根據(jù)權(quán)利要求2所述的扇出型半導(dǎo)體封裝件，其中，在垂直于所述半導(dǎo)體芯片的所述有效表面的方向上，所述連接構(gòu)件的所述絕緣層在扇入?yún)^(qū)域中的厚度與所述連接構(gòu)件的所述絕緣層在扇出區(qū)域中的厚度不同。
4.根據(jù)權(quán)利要求3所述的扇出型半導(dǎo)體封裝件，其中，所述連接構(gòu)件的所述絕緣層在所述扇入?yún)^(qū)域中的所述厚度大于所述連接構(gòu)件的所述絕緣層在所述扇出區(qū)域中的所述厚度。
5.根據(jù)權(quán)利要求2所述的扇出型半導(dǎo)體封裝件，其中，所述連接構(gòu)件的所述絕緣層包括感光電介質(zhì)。
6.根據(jù)權(quán)利要求1所述的扇出型半導(dǎo)體封裝件，其中，所述多個(gè)絕緣層包括：芯絕緣層；一個(gè)或更多個(gè)第一積聚絕緣層，設(shè)置在所述芯絕緣層的下表面上；及一個(gè)或更多個(gè)第二積聚絕緣層，設(shè)置在所述芯絕緣層的上表面上，并且
所述芯絕緣層的厚度大于所述第一積聚絕緣層和所述第二積聚絕緣層中的每個(gè)的厚度。
7.根據(jù)權(quán)利要求6所述的扇出型半導(dǎo)體封裝件，其中，第一積聚絕緣層的數(shù)量和第二積聚絕緣層的數(shù)量彼此相同。
8.根據(jù)權(quán)利要求6所述的扇出型半導(dǎo)體封裝件，其中，所述凹入部至少貫穿所述芯絕緣層，并且貫穿所述一個(gè)或更多個(gè)第二積聚絕緣層中的至少一個(gè)。
9.根據(jù)權(quán)利要求8所述的扇出型半導(dǎo)體封裝件，其中，所述一個(gè)或更多個(gè)第一積聚絕緣層的數(shù)量為兩個(gè)或者更多個(gè)，并且
所述凹入部還貫穿所述一個(gè)或更多個(gè)第一積聚絕緣層中的一個(gè)或更多個(gè)，但不貫穿所述一個(gè)或更多個(gè)第一積聚絕緣層中的最下方的一個(gè)。
10.根據(jù)權(quán)利要求6所述的扇出型半導(dǎo)體封裝件，其中，所述多個(gè)連接過孔層中的貫穿所述第一積聚絕緣層的第一連接過孔層和貫穿所述第二積聚絕緣層的第二連接過孔層沿著彼此相反的方向漸縮。
11.根據(jù)權(quán)利要求1所述的扇出型半導(dǎo)體封裝件，其中，所述凹入部的壁漸縮。
12.根據(jù)權(quán)利要求1所述的扇出型半導(dǎo)體封裝件，其中，所述半導(dǎo)體芯片的所述無效表面通過粘合構(gòu)件附著到所述止擋層。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于三星電子株式會(huì)社，未經(jīng)三星電子株式會(huì)社許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811060832.7/1.html，轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
