[發明專利]半導體器件及其制造方法

在審

• 申請號: 201811056399.X
• 申請日: 2018-09-11
• 公開（公告）號: CN109560082A
• 公開（公告）日: 2019-04-02
• 發明（設計）人: 李明東;李準原;李基碩;金奉秀;樸碩漢;韓成熙;黃有商
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L23/532;H01L21/8242
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 趙南;張帆

本公開提供了半導體器件及其制造方法。一種半導體器件包括：襯底，在其中具有溝槽；位線，其位于溝槽中；第一間隔件，其沿著溝槽的一部分和位線的側表面的至少一部分延伸，并且與位線接觸；以及第二間隔件，其布置在第一間隔件上的溝槽中。位線比溝槽更窄，并且第一間隔件包括氧化硅。一種形成半導體器件的方法包括：在襯底中形成溝槽；在第一溝槽中形成寬度小于第一溝槽的寬度的位線；以及形成沿溝槽的一部分延伸并且包括與位線的側表面的至少一部分接觸的氧化硅的第一間隔件；以及在溝槽中的第一間隔件上方形成第二間隔件。

優先權聲明

本申請要求于2017年9月26日在韓國知識產權局提交的韓國專利申請No.10-2017-0124256的優先權和所有利益，該申請的內容以引用方式全文并入本文中。

技術領域

本發明構思涉及一種半導體器件及其制造方法。

背景技術

為了提高半導體器件的集成度以及在同一區域內實現更多半導體器件，各個電路圖案變得更加精細。

同時，根據半導體存儲器器件的集成度變高的趨勢，寄生電容和漏電流增大。寄生電容和漏電流對半導體器件，尤其是半導體存儲器器件的工作特性產生有害影響，因此，寄生電容和漏電流對產品質量和可靠性的影響逐漸增大。因此，需要能夠使寄生電容和漏電流最小化的半導體器件。

發明內容

根據本發明構思的一方面，提供了一種半導體器件，該半導體器件包括：襯底，在其中具有溝槽；溝槽中的位線，所述位線的寬度小于溝槽的寬度，所述位線的寬度和所述溝槽的寬度均在水平面中在第一方向上獲取；第一間隔件，其沿溝槽的一部分延伸，并且沿著位線的側表面的至少一部分延伸；以及第一間隔件上的第二間隔件，其中第一間隔件包括與位線接觸的氧化硅，并且第二間隔件占據溝槽中尚未由第一間隔件填充的區域。

根據本發明構思的另一方面，提供了一種半導體器件，該半導體器件包括：襯底，其包括第一有源區；第一有源區上的第一位線；第一間隔件，其沿著第一位線的側表面的至少一部分延伸；以及第一間隔件上的第二間隔件，其中第一間隔件包括與第一位線接觸的SiOC，并且第二間隔件包括氮化硅。

根據本發明構思的又一方面，提供了一種半導體器件，該半導體器件包括：襯底；襯底上的位線，位線在第一方向上延伸；襯底中的字線，所述字線在與第一方向交叉的第二方向上延伸；字線上的封蓋圖案，封蓋圖案在第二方向上延伸，并且封蓋圖案中具有溝槽的第一部分；第一間隔件，其包括沿溝槽的第一部分延伸的氧化硅膜；以及第一間隔件上的第二間隔件，其中，第二間隔件布置在所述溝槽的第一部分中未被第一間隔件填充的區域中。

附圖說明

從參照附圖對本發明的示例的詳細描述中，本發明構思的以上和其它方面和特征將變得更清楚，其中：

圖1是示出根據本發明構思的半導體器件的示例的布局圖；

圖2是沿著圖1的線A-A'截取的剖視圖；

圖3a、圖3b、圖3c、圖3d、圖3e和圖3f分別是根據本發明構思的圖2的區域R的各種版本的放大圖；

圖4是沿著圖1的線B-B'截取的剖視圖；

圖5是示出根據本發明構思的半導體器件的示例的布局圖；

圖6是沿著圖5的線C-C'截取的剖視圖；

圖7是沿著圖5的線D-D'截取的剖視圖；