[發明專利]存儲器及其形成方法

在審

• 申請號: 201811045784.4
• 申請日: 2018-09-07
• 公開（公告）號: CN110890367A
• 公開（公告）日: 2020-03-17
• 發明（設計）人: 周步康
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 智云

本發明提供了一種存儲器及其形成方法。在本發明提供的存儲器及其形成方法中，至少一組字線形成于襯底中，摻雜層分列于每一字線兩側，摻雜層在每組字線的相鄰兩條字線之間的深度大于在相鄰兩條字線背離側的深度，且摻雜層在相鄰兩條字線背離側的深度隨遠離相鄰兩條字線而變小。由此，使得漏電流得以降低，同時改善了開啟電流，從而提高存儲器的性能。

技術領域

本發明涉及半導體技術領域，特別涉及一種存儲器及其形成方法。

背景技術

集成電路已經從單一的芯片上集成數十個器件發展為集成數百萬器件。傳統的集成電路的性能和復雜性已經遠遠超過了最初的想象。為了實現在復雜性和電路密度(在一定芯片面積上所能容納的器件的數量)方面的提高，器件的特征尺寸，也稱為“幾何尺寸(geometry)”，隨著每一代的集成電路已經越變越小。提高集成電路密度不僅可以提高集成電路的復雜性和性能，而且對于消費者來說也能降低消費。使器件更小是有挑戰性的，因為在集成電路制造的每一道工藝都有極限，也就是說，一定的工藝如果要在小于特征尺寸的條件下進行，需要更換該工藝或者器件布置；另外，由于越來越快的器件設計需求，傳統的工藝和材料存在工藝限制。

DRAM(Dynamic Random Access Memory)，即動態隨機存取存儲器是最為常見的系統內存；該DRAM存儲器為一種半導體器件，其性能已經取得很大的發展，但仍有進一步發展的需求。在現有技術中，埋柵式DRAM為一種常見的結構，例如單深度管結(single celljunction depth structure)的DRAM，但是，這種DRAM的漏電流不甚理想，開啟電流也容易異常，使其性能受到限制。

發明內容

本發明的目的在于提供一種存儲器及其形成方法，提高存儲器的性能。

為解決上述技術問題，本發明提供一種存儲器，包括：

襯底，所述襯底具有相對設置的第一表面和第二表面；

至少一組字線(50)，形成在所述襯底的內部，每組字線包括兩條相鄰的字線；及，

摻雜層，自所述襯底的第一表面延伸至所述襯底的內部，并分列于每一所述字線的兩側，所述摻雜層在每組字線的相鄰兩條字線之間的深度大于所述摻雜層在所述相鄰兩條字線背離側的深度，且所述摻雜層在所述相鄰兩條字線背離側的深度隨遠離所述相鄰兩條字線而變小。

可選的，對于所述的存儲器，所述摻雜層包括第一部分、第二部分及第三部分，所述第一部分的深度大于所述第二部分的深度，所述第二部分的深度大于所述第三部分的深度，所述第一部分位于所述相鄰兩條字線之間，所述第二部分位于所述相鄰兩條字線背離側，所述第三部分位于所述第二部分遠離所述字線的一側。

可選的，對于所述的存儲器，所述第一部分的深度介于50nm～70nm，所述第二部分的深度介于40nm～60nm，所述第三部分的深度介于30nm～50nm，所述第二部分的寬度介于4nm～8nm。

可選的，對于所述的存儲器，所述摻雜層的摻雜類型為N型。

可選的，對于所述的存儲器，所述摻雜層的摻雜濃度介于1E12/cm²～1E16/cm²。

可選的，對于所述的存儲器，所述摻雜層包含源極區和漏極區，所述源極區和漏極區分列于所述字線的兩側，所述相鄰兩條字線之間的所述源極區或所述漏極區為共用。

可選的，對于所述的存儲器，所述襯底還形成有隔離結構層，所述隔離結構層圍繞所述源極區及所述漏極區。

可選的，對于所述的存儲器，所述字線包括第一介電層、半導體層及第二介電層，所述第一介電層形成于襯底中溝槽的槽壁表面，所述半導體層形成于所述溝槽中的所述第一介電層上，所述半導體層的頂面低于所述第一表面，所述第二介質層位于所述半導體層的所述頂表面上，所述第二介質層覆蓋所述半導體層并連接所述第一介電層。