[發(fā)明專利]溝槽式金屬氧化物半導體肖特基勢壘晶體管制備方法

有效

• 申請?zhí)枺?/td>: 201811044717.0
• 申請日: 2018-09-07
• 公開（公告）號: CN110890277B
• 公開（公告）日: 2022-05-10
• 發(fā)明（設計）人: 王曉日;冒義祥;周俊芳
• 申請（專利權）人: 無錫華潤上華科技有限公司
• 主分類號: H01L21/311
• 分類號: H01L21/311;H01L21/67;H01L21/329
• 代理公司: 華進聯(lián)合專利商標代理有限公司 44224
• 代理人: 吳平

本發(fā)明涉及一種TMBS制備方法，包括：提供半導體結構，半導體結構包括硅襯底和形成于硅襯底表面的氧化硅層，氧化硅層上定義有刻蝕窗口；刻蝕氧化硅層形成工藝孔，刻蝕步驟包括：步驟A：將半導體結構置于反應腔內(nèi)；步驟B：充入第一刻蝕氣體并調(diào)節(jié)射頻功率為第一功率，對氧化硅層進行刻蝕，第一功率大于400W；步驟C：在氧化硅層被全部刻蝕前，調(diào)節(jié)射頻功率為第二功率，對氧化硅層繼續(xù)刻蝕，直至氧化硅層被完全刻蝕形成工藝孔，第二功率小于第一功率；刻蝕工藝孔下方的硅襯底并形成TMBS。上述制備方法，將氧化硅層的刻蝕分為兩個階段且在第二階段降低射頻功率，從而減小對硅表面的損傷，得到的TMBS性能較好。

技術領域

本發(fā)明涉及半導體工藝領域，特別是涉及一種溝槽式金屬氧化物半導體肖特基勢壘晶體管制備方法。

背景技術

溝槽式金屬氧化物半導體肖特基勢壘晶體管(Trench MOS Barrier Schottky，TMBS)與傳統(tǒng)肖特基整流器件相比，TMBS具有更低的反向漏電流和更高的反向擊穿電壓，即TMBS具有更好的正向?qū)ê头聪蜃钄嗵匦浴Ｈ鐖D1所示，TMBS管芯包含半導體結構，半導體結構是以硅襯底110為基底，在硅襯底上形成一層氧化層120，然后通過刻蝕工藝刻蝕掉中間的氧化層，形成工藝孔121以暴露出硅襯底，然后刻蝕工藝孔下方的硅以形成溝槽并在溝槽內(nèi)壁淀積柵氧層111以及在溝槽內(nèi)填充多晶硅112，最后在半導體結構上覆蓋一層金屬層130，由此形成TMBS管芯，TMBS邊緣處的金屬層和硅襯底之間保留有氧化層，可以改善提高TMBS耐壓。在刻蝕氧化層以形成工藝孔的步驟中，通常使用干法刻蝕工藝，為保證氧化層被完全刻蝕掉，一般會適當延長刻蝕時間，但是若氧化層刻蝕完成后未及時停止刻蝕，刻蝕氣體會繼續(xù)轟擊硅襯底而會導致下方的硅襯底損傷，影響器件的反向漏電和反向耐壓性能。

發(fā)明內(nèi)容

基于此，有必要針對溝槽式金屬氧化物半導體肖特基勢壘晶體管制備過程中的氧化層刻蝕工藝會損傷下方硅襯底的問題，提供一種溝槽式金屬氧化物半導體肖特基勢壘晶體管制備方法。

一種溝槽式金屬氧化物半導體肖特基勢壘晶體管制備方法，包括：

提供半導體結構，所述半導體結構包括硅襯底和形成于硅襯底表面的氧化硅層，所述氧化硅層上定義有刻蝕窗口；

刻蝕所述氧化硅層形成工藝孔，刻蝕步驟包括：

步驟A：將所述半導體結構置于反應腔內(nèi)；

步驟B：充入第一刻蝕氣體并調(diào)節(jié)射頻功率為第一功率，對所述氧化硅層進行刻蝕，所述第一功率大于400W；

步驟C：在所述氧化硅層被全部刻蝕前，調(diào)節(jié)射頻功率為第二功率，對所述氧化硅層繼續(xù)刻蝕，直至所述氧化硅層被完全刻蝕形成工藝孔，所述第二功率小于所述第一功率；

刻蝕所述工藝孔下方的硅襯底并形成所述溝槽式金屬氧化物半導體肖特基勢壘晶體管。

在其中一個實施例中，在步驟B中，當所述氧化硅層的厚度被刻蝕超過50％時，實施步驟C。

在其中一個實施例中，所述刻蝕步驟還包括：

步驟D：在所述氧化硅層被完全刻蝕后，充入第二刻蝕氣體并調(diào)節(jié)射頻功率為第三功率繼續(xù)刻蝕，所述第三功率的功率范圍為90W～110W。

在其中一個實施例中，所述第一功率范圍為440W～460W。

在其中一個實施例中，所述第二功率范圍為270W～330W。

在其中一個實施例中，所述第一刻蝕氣體為Ar、CHF₃和CF₄，所述Ar、CHF₃和CF₄的氣體流量范圍分別為140sccm～160sccm、40sccm～50sccm和13sccm～17sccm。