[發明專利]一種柵驅動電路過流保護系統

有效

• 申請號: 201811043121.9
• 申請日: 2018-09-07
• 公開（公告）號: CN109286395B
• 公開（公告）日: 2022-02-15
• 發明（設計）人: 奚冬杰;羅永波;宣志斌
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H03K19/003
• 分類號: H03K19/003;H03K19/20
• 代理公司: 無錫派爾特知識產權代理事務所(普通合伙) 32340
• 代理人: 楊立秋

1.一種柵驅動電路過流保護系統，其特征在于，包括：

輸出功率管控制邏輯電路，當系統單次過流狀態滿足設定條件時對后續驅動邏輯進行關閉操作；

OCP_FLAG控制邏輯電路，在系統發生過流時，通過OCP_FLAG的邏輯高低來向后續電路表明系統是否發生過流；

所述輸出功率管控制邏輯電路包括第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6、第一或非門NOR1、第一與非門NAND1、第二與非門NAND2、第三與非門NAND3、第四與非門NAND4、第五與非門NAND5、第六與非門NAND6、第七與非門NAND7、第八與非門NAND8、第一計時器3μs Counter和第二計時器30μs Counter；

其中，所述第一反相器INV1的輸入端接PWM時鐘信號，其輸出端同時接第一計時器3μsCounter和第二計時器30μs Counter的時鐘端口；所述第一計時器3μs Counter的輸出端接第二反相器INV2的輸入端，所述第二反相器INV2的輸出端接第一與非門NAND1的第一輸入端；所述第二計時器30μs Counter的輸出端接第三反相器INV3的輸入端，所述第三反相器INV3的輸出端接第一或非門NOR1的第一輸入端，其第二輸入端接異常復位端abnormal_state，所述第一或非門NOR1的輸出端同時接所述第一與非門NAND1的第二輸入端、第三與非門NAND3的第二輸入端和第四與非門NAND4的第一輸入端；所述第一與非門NAND1的輸出端接第二與非門NAND2的第一輸入端，所述第二與非門NAND2的輸出端接所述第三與非門NAND3的第一輸入端，所述第三與非門NAND3的輸出端同時接所述第二與非門NAND2的第二輸入端、第四與非門NAND4的第二輸入端和第五反相器INV5的輸入端；所述第五反相器INV5的輸出端同時接第六與非門NAND6的第二輸入端和第八與非門NAND8的第二輸入端；所述第四與非門NAND4的輸出端同時接第四反相器INV4的輸入端和第五與非門NAND5的第一輸入端，所述第四反相器INV4的輸出端接所述第一計時器3μs Counter的使能端口；所述第五與非門NAND5的輸出端接第六反相器INV6的輸入端，所述第六反相器INV6的輸出端接第六與非門NAND6的第一輸入端，所述第六與非門NAND6的輸出端接第七與非門NAND7的第一輸入端，第七與非門NAND7的輸出端同時接第二計時器30μs Counter的使能端口和第八與非門NAND8的第一輸入端，所述第八與非門NAND8的輸出端同時接所述第七與非門NAND7的第二輸入端和OCP_logic端口；

所述OCP_FLAG控制邏輯電路包括第一PMOS管PMOS1、第一NMOS管NMOS1、第二NMOS管NMOS2、第七反相器INV7、第八反相器INV8、第九反相器INV9、第三計時器300μs Counter、第二或非門NOR2、第三或非門NOR3、第一電容C1、第一電阻R1、第一電流源I1和第二電流源I2；

其中，第一PMOS管PMOS1的柵端接OCP_Comparator_out端口，源端接VDD，漏端接第一電容C1的上極板和第一電流源I1的正端，所述第一電流源I1的負端和所述第一電容C1的下極板均接地；第一NMOS管NMOS1的柵極接第一電容C1的上極板，源端接GND，漏端同時接第七反相器INV7的輸入端、第二或非門NOR2的第一輸入端和第二電流源I2的負端，所述第二電流源I2的正端接VDD；第七反相器INV7的輸出端接第三計時器300μs Counter的使能端；所述第三計時器300μs Counter的輸出端接第八反相器INV8的輸入端，所述第八反相器INV8的輸出端接第三或非門NOR3的第二輸入端；所述第三或非門NOR3的輸出端接第二或非門NOR2的第二輸入端，所述第二或非門NOR2的輸出端同時接第三或非門NOR3的第一輸入端和第九反相器INV9的輸入端；所述第九反相器INV9的輸出端接第二NMOS管NMOS2的柵端，所述第二NMOS管NMOS2的源端接地，漏端接OCP_FLAG端口和第一電阻R1的一端，所述第一電阻R1的另一端接VDD；

所述第三計時器300μs Counter的時鐘端口接所述第一反相器INV1的輸出端；所述第二電流源I2的負端接第五與非門NAND5的第二輸入端。