[發(fā)明專利]熔斷器測試電路及方法、集成電路

在審

• 申請?zhí)枺?/td>: 201811042810.8
• 申請日: 2018-09-07
• 公開（公告）號: CN110888047A
• 公開（公告）日: 2020-03-17
• 發(fā)明（設計）人: 不公告發(fā)明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: G01R31/327
• 分類號: G01R31/327;G01R31/74
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 袁禮君;闞梓瑄

1.一種熔斷器測試電路，其特征在于，包括：

熔斷器；

閂鎖電路，和所述熔斷器連接，所述閂鎖電路具有信號接收端，所述信號接收端用于接收觸發(fā)信號，使得所述閂鎖電路中的電流增大。

2.如權利要求1所述的熔斷器測試電路，其特征在于，所述閂鎖電路包括：

第一寄生晶體管，其第一發(fā)射極和第二發(fā)射極接收第一電源信號，集電極接收第二電源信號，基極接收第一觸發(fā)信號；

第二寄生晶體管，其集電極和所述第一寄生晶體管的基極連接，集電極接收第一電源信號，基極和所述第一寄生晶體管的集電極連接，基極接收第二觸發(fā)信號，第一發(fā)射極和第二發(fā)射極接收第二電源信號。

3.如權利要求2所述的熔斷器測試電路，其特征在于，所述熔斷器連接在所述第一寄生晶體管的第一發(fā)射極。

4.如權利要求2所述的熔斷器測試電路，其特征在于，所述熔斷器連接在所述第一寄生晶體管的第二發(fā)射極。

5.如權利要求2所述的熔斷器測試電路，其特征在于，所述熔斷器連接在所述第二寄生晶體管的第一發(fā)射極。

6.如權利要求2所述的熔斷器測試電路，其特征在于，所述熔斷器連接在所述第二寄生晶體管的第二發(fā)射極。

7.如權利要求1所述的熔斷器測試電路，其特征在于，所述閂鎖電路包括：

第三寄生晶體管，其發(fā)射極接收第一電源信號，集電極接收第二電源信號，基極接收第一觸發(fā)信號；

第四寄生晶體管，其集電極和所述第三寄生晶體管的基極連接，集電極接收第一電源信號，基極和所述第三寄生晶體管的集電極連接，基極接收第二觸發(fā)信號，發(fā)射極接收第二電源信號。

8.如權利要求7所述的熔斷器測試電路，其特征在于，所述熔斷器連接在所述第三寄生晶體管的發(fā)射極。

9.如權利要求7所述的熔斷器測試電路，其特征在于，所述熔斷器連接在所述第四寄生晶體管的發(fā)射極。

10.如權利要求1～9任一所述的熔斷器測試電路，其特征在于，所述熔斷器測試電路包括：

多個熔斷器，分別連接有閂鎖電路，所述熔斷器和與其連接的閂鎖電路形成檢測單元，所述檢測單元的一端連接有高電平，另一端連接有低電平，多個所述檢測單元并聯。

11.一種熔斷器測試方法，其特征在于，包括：

閂鎖電路接收觸發(fā)信號；

閂鎖電路輸出熔斷電流；

所述熔斷電流流過熔斷器，熔斷所述熔斷器。

12.如權利要求11所述的測試方法，其特征在于，還包括：

檢測所述熔斷器是否被熔斷；

若所述熔斷器被熔斷，則輸出第一信號；

若所述熔斷器未被熔斷，則輸出第二信號。

13.一種集成電路，其特征在于，包括如權利要求1～10任一項所述的熔斷器測試電路。