[發明專利]疊層集成電路封裝結構的封裝方法在審
| 申請號： | 201811034301.0 | 申請日： | 2016-07-17 |
| 公開（公告）號： | CN109411371A | 公開（公告）日： | 2019-03-01 |
| 發明（設計）人： | 不公告發明人 | 申請（專利權）人： | 高錦 |
| 主分類號： | H01L21/60 | 分類號： | H01L21/60;H01L21/48 |
| 代理公司： | 暫無信息 | 代理人： | 暫無信息 |
| 地址： | 325600 浙江省溫州市樂清*** | 國省代碼： | 浙江;33 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 陶瓷疊層 陶瓷片 封裝 焊盤 集成電路封裝結構 點陣式 電連接 線路層 疊層 側面 集成芯片 散熱基板 重分布線 接合 燒結 最底層 最頂層 疊置 減小 開窗 框型 一體化 | ||
【權利要求書】：
1.一種疊層集成電路封裝結構的封裝方法，其包括以下步驟：
提供一散熱基板，并在該散熱基板上形成多個焊盤；
提供長寬尺寸相同的多個陶瓷片，將所述多個陶瓷片中的除最底層的其他陶瓷片開窗形成框型槽，并在除最頂層的其他陶瓷片的表面上形成線路層，所述線路層在相應的陶瓷片邊緣露出端部；
疊置并燒結所述多個陶瓷片形成一體化陶瓷疊層；
在陶瓷疊層內設置集成芯片；
在陶瓷疊層的側面形成點陣式焊盤，以電連接所有的所述端部；
將陶瓷疊層接合至所述散熱基板上，并根據實際需要在陶瓷疊層的側面形成重分布線電連接所述焊盤和所述點陣式焊盤，
焊盤與點陣式焊盤列向對齊，重分布線跨越不同的側表面。
2.根據權利要求1所述的封裝方法，其特征在于：所述陶瓷疊層內的集成芯片包括多個，陶瓷疊層的每一層的厚度根據每層所封裝的集成芯片的厚度不同而不同。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于高錦，未經高錦許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811034301.0/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01 基本電氣元件
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
