[發明專利]晶圓級系統封裝方法以及封裝結構

有效

• 申請號: 201811028265.7
• 申請日: 2018-09-04
• 公開（公告）號: CN110875281B
• 公開（公告）日: 2022-03-18
• 發明（設計）人: 羅海龍;克里夫·德勞利
• 申請（專利權）人: 中芯集成電路（寧波）有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L25/18;H01L21/56
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 高靜;李麗

本發明提供一種晶圓級系統封裝方法和封裝結構，所述晶圓級系統封裝方法包括：形成鍵合結構，所述鍵合結構包括：器件晶圓以及鍵合于所述器件晶圓的多個芯片，所述多個芯片中待屏蔽的芯片為第一芯片，所述第一芯片的數量為一個或多個；形成覆蓋所述多個芯片的封裝層；在所述封裝層中形成圍繞各個所述第一芯片的溝槽；在所述溝槽中和第一芯片上方封裝層表面形成導電材料；位于所述溝槽中的導電材料為導電側壁，位于所述第一芯片上方封裝層表面的導電材料為導電層，用于與所述導電側壁相連構成屏蔽殼體。本發明晶圓級系統封裝方法以及封裝結構，能減小所形成封裝結構的體積和厚度。

技術領域

本發明涉及半導體技術領域，尤其涉及一種晶圓級系統封裝方法以及封裝結構。

背景技術

隨著超大規模集成電路的發展趨勢，集成電路特征尺寸持續減小，人們對集成電路的封裝技術的要求相應也不斷提高。現有的封裝技術包括球柵陣列封裝(Ball GridArray，BGA)、芯片尺寸封裝(Chip Scale Package，CSP)、晶圓級封裝(Wafer LevelPackage，WLP)、三維封裝(3D)和系統封裝(System in Package，SiP)等。

目前，為了滿足集成電路封裝的更低成本、更可靠、更快及更高密度的目標，先進的封裝方法主要采用晶圓級系統封裝(Wafer Level Package System in Package，WLPSiP)，與傳統的系統封裝相比，晶圓級系統封裝是在晶圓上完成封裝集成制程，具有大幅減小封裝結構的面積、降低制造成本、優化電性能、批次制造等優勢，可明顯的降低工作量與設備的需求。

集成電路在使用過程中容易受到外界磁場的影響，從而造成性能不夠穩定的問題。現有技術通過在集成電路中設置屏蔽結構減小外界磁場的干擾，然而帶有屏蔽功能的集成電路存在體積和厚度較大的問題。

發明內容

本發明解決的問題是提供一種晶圓級系統封裝方法以及封裝結構，減小所形成封裝結構的體積和厚度。

為了解決所述技術問題，本發明提供一種晶圓級系統封裝方法，包括：形成鍵合結構，所述鍵合結構包括：器件晶圓以及鍵合于所述器件晶圓的多個芯片，所述多個芯片中待屏蔽的芯片為第一芯片，所述第一芯片的數量為一個或多個；形成覆蓋所述多個芯片的封裝層；在所述封裝層中形成圍繞各個所述第一芯片的溝槽；在所述溝槽中和第一芯片上方封裝層表面形成導電材料；位于所述溝槽中的導電材料為導電側壁，位于所述第一芯片上方封裝層表面的導電材料為導電層，用于與所述導電側壁相連構成屏蔽殼體。

可選地，所述在所述溝槽中和封裝層表面形成導電材料的步驟包括：在所述封裝層上覆蓋導電材料；去除部分導電材料且保留各個第一芯片上方封裝層表面的導電材料，所保留的導電材料為所述導電層。

可選地，所述導電側壁背向所述第一芯片的面為外側面；去除部分導電材料且保留第一芯片上方封裝層表面的導電材料的步驟包括：在所述第一芯片上方的導電材料上形成掩膜層，所述掩膜層遮擋第一芯片上方的導電層且所述掩膜層的側壁與所述外側面對準；去除所述掩膜層露出的導電材料。

可選地，通過刻蝕工藝形成所述溝槽。

可選地，所述刻蝕工藝為激光刻蝕工藝。

可選地，所述在所述溝槽中和封裝層表面形成導電材料的步驟包括：在所述封裝層上覆蓋導電材料，所述導電材料位于所述第一芯片上方且與導電側壁相連的部分為所述導電層。

可選地，所述導電材料為金屬，通過電鍍工藝形成所述金屬。

可選地，所述封裝層的材料為聚合物或介電質。

可選地，通過注塑工藝形成所述封裝層。

可選地，所述溝槽露出所述器件晶圓，或者，所述溝槽的底部位于所述封裝層中。