[發(fā)明專利]用于MRAM裝置的磁屏蔽封裝結(jié)構(gòu)及其制造方法

有效

• 申請?zhí)枺?/td>: 201811023657.4
• 申請日: 2018-09-04
• 公開（公告）號: CN109559998B
• 公開（公告）日: 2022-06-24
• 發(fā)明（設(shè)計）人: 高山;鄭富陽
• 申請（專利權(quán)）人: 新加坡商格羅方德半導體私人有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/31;H01L23/552;H01L27/22
• 代理公司: 北京戈程知識產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種制造半導體裝置的方法，包含：

形成嵌在一印刷電路板(PCB)襯底的上半部、下半部之間的一第一金屬層，該第一金屬層有側(cè)向分離的一對金屬填充通孔；

將一半導體晶粒貼合至該PCB襯底在該對金屬填充通孔之間的該上半部；

通過該對金屬填充通孔使該半導體晶粒電氣連接至該PCB襯底；

將該PCB襯底的該上半部在該對金屬填充通孔外的一部分移除向下到該第一金屬層；以及

形成一第二金屬層于該半導體晶粒的相對四側(cè)上面及上，該第二金屬層座落于該第一金屬層上。

2.如權(quán)利要求1所述的方法，包含：形成由一鎳(Ni)-鐵(Fe)合金組成的該第一及該第二金屬層。

3.如權(quán)利要求1所述的方法，包含：形成厚度有50微米(μm)至1000μm的該第一及該第二金屬層。

4.如權(quán)利要求1所述的方法，進一步包含：

在該第一金屬層中形成側(cè)向分離的一對通孔；

形成一介電層于該對通孔中且于該第一金屬層的頂面及底面上面；

移除該介電層穿過該對通孔的部分；以及

在形成嵌在該PCB襯底的該上半部、該下半部之間的該第一金屬層之前，用一金屬填滿該對通孔，而形成該對金屬填充通孔。

5.如權(quán)利要求1所述的方法，包含用以下方式使該半導體晶粒電氣連接至該PCB襯底：

用配線接合該半導體晶粒。

6.如權(quán)利要求1所述的方法，包含用以下方式使該半導體晶粒電氣連接至該PCB襯底：

用數(shù)個凸塊下金屬(UBM)焊盤接合該半導體晶粒。

7.如權(quán)利要求6所述的方法，其中，該半導體晶粒用該UBM焊盤電氣連接至該PCB襯底，該方法進一步包含：

在連接該半導體晶粒之前，在該UBM焊盤與該PCB襯底的該上半部之間形成一金屬層。

8.如權(quán)利要求1所述的方法，包含用以下方式形成該第二金屬層于該半導體晶粒上面：

在該第二金屬層與該半導體晶粒之間形成有100μm至1000μm的一間隙。

9.如權(quán)利要求1所述的方法，包含用以下方式形成該第二金屬層于該半導體晶粒上面：

形成該第二金屬層于該半導體晶粒上。

10.如權(quán)利要求1所述的方法，其中，該半導體晶粒包含一磁性隨機存取內(nèi)存(MRAM)結(jié)構(gòu)。

11.一種半導體裝置，包含：

第一金屬層，嵌在一印刷電路板(PCB)襯底的上半部、下半部之間，該第一金屬層有側(cè)向分離的一對金屬填充通孔；

介電層，在各通孔的側(cè)壁上且在該第一金屬層的頂面及底面上面；

半導體晶粒，在該對金屬填充通孔之間貼合至該PCB襯底的該上半部；以及

第二金屬層，在該半導體晶粒的相對四側(cè)上面及上，該第二金屬層通過該PCB襯底的頂部而座落于該第一金屬層上。

12.如權(quán)利要求11所述的半導體裝置，其中，該第一及該第二金屬層包含鎳(Ni)-鐵(Fe)合金。

13.如權(quán)利要求11所述的半導體裝置，其中，該第一及該第二金屬層有50微米(μm)至1000μm的厚度。

14.如權(quán)利要求11所述的半導體裝置，其中，該第二金屬層在該半導體晶粒上面有100μm至1000μm。

15.如權(quán)利要求11所述的半導體裝置，其中，該第二金屬層在該半導體晶粒上。

16.如權(quán)利要求11所述的半導體裝置，其中，該對金屬填充通孔包含銅(Cu)。