[發明專利]一種抗latch-up的雙向ESD防護器件

在審

• 申請號: 201810973152.8
• 申請日: 2018-08-24
• 公開（公告）號: CN109103185A
• 公開（公告）日: 2018-12-28
• 發明（設計）人: 喬明;肖家木;齊釗;梁龍飛;何林蓉;梁旦業;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/06
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 敖歡;葛啟函

本發明提供一種抗latch?up的雙向ESD防護器件，包括：P型襯底、N型區、第一P+接觸區、第一N+接觸區、第一P+隔離區、第一P型埋層；第二P+接觸區、第二N+接觸區、第二P+隔離區、第二P型埋層；第一N+接觸區、第一P+接觸區通過金屬短接形成金屬陽極；第二N+接觸區、第二P+接觸區通過金屬短接形成金屬陽極，本發明可以通過調整P+接觸區下方的P型埋層濃度來調節維持電流，從而避免器件發生閂鎖；P型埋層的存在能夠改變電流分布，使器件IV曲線呈現出多次snapback的特性，提高器件在ESD脈沖電流下的魯棒性。

技術領域

本發明屬于電子科學與技術領域，主要涉及到集成電路片上靜電泄放(ElectroStatic Discharge，簡稱為ESD)防護技術，具體的說是涉及一類同時具有低功耗，強抗閂鎖(latch-up)能力的，用于高壓集成電路的ESD防護器件。

背景技術

ESD即靜電泄放，是自然界普遍存在的現象。ESD存在于人們日常生活的各個角落。而就是這樣習以為常的電學現象對于精密的集成電路來講卻是致命的威脅。然而，對于已經完成封裝的芯片來說，各個電源/輸入/輸出引腳就成為人體模型(HBM)，機器模型(MM)，人體金屬模型(HMM)等脈沖電流的進入的通道。強的ESD脈沖不僅會造成芯片的硬失效，還會誘發由于ESD防護器件設計不當所帶來的各種效應(如latch-up閂鎖效應，soft leakage軟失效等)。除此之外，在芯片的制造過程中，只有極少數的的ESD失效可以直接檢測出來。大部分的ESD損傷并不會對芯片的性能產生明顯影響從而通過標準測試，最終進入到客戶手中。這類芯片在各種應用場合中“帶病工作”，不斷的威脅著其所在系統的可靠性。

對于高壓集成電路而言，由于類閂鎖效應(latch-up like)的存在，LDMOS結構(如圖1所示)通常不能夠直接用于ESD防護。而如通過一些方式將LDMOS的維持電壓提升至VDD電壓以上，以滿足ESD防護器件的傳統設計窗口。這樣的高維持電壓設計雖然能夠消除latch-up現象，但同時也會提高器件開態時所承受的電壓從而提高功率，再加上大電流下克爾克效應的影響，LDMOS本身的魯棒性會大大降低。

為了使得LDMOS具有高的魯棒性，多指狀版圖設計理論上能線性的提高ESD魯棒性，但由于強snapback的原因在加上工藝誤差等影響。每個指條可能不同時開啟。因此更多的相關技術(如IEDM中提出的ESD柵極耦合技術)很好的解決了該問題。然而，在有強的ESD要求的高壓應用芯片中，ESD器件的面積可能會很大，從而提高制造成本。因此ESD器件版圖面積、避免latch-up以及強ESD魯棒性三者構成了一個難以折中的矛盾關系。即：需要無閂鎖工作則會降低魯棒性，若需要提高無閂鎖器件的ESD魯棒性則需要增加面積。

為了解決此問題，研究結果表明，提高維持電流能夠在一定程度上解決器件的類閂鎖問題。若電源提供的的最大電流無法保證ESD器件的最低維持電流要求，閂鎖效應將不會產生。這就為低維持電壓無閂鎖ESD防護器件的設計提供了一條新思路。本發明ESD防護器件突破了習慣用的高維持電壓設計窗口，提出以高維持電流設計窗口進行器件設計。因此，該器件的維持電壓比傳統高維持電壓的ESD防護器件低，泄放ESD脈沖時的功耗也隨之降低，提高了器件的ESD魯棒性。具體來說，本發明在傳統SCR的基礎上，通過一層高濃度P型埋層，實現了觸發電壓及維持電流可調、泄放功率低、魯棒性高等特點。

發明內容

本發明要解決的問題是：實現ESD器件的準確及快速的觸發(觸發電壓合適)，高的維持電流，低的ESD功耗，高的魯棒性等特點。

為實現上述發明目的，本發明技術方案如下：