[發明專利]一種基于CPU通過JTAG方式遠程更新FPGA的裝置和方法

在審

• 申請號: 201810936261.2
• 申請日: 2018-08-16
• 公開（公告）號: CN108664264A
• 公開（公告）日: 2018-10-16
• 發明（設計）人: 鄧林;吳東海
• 申請（專利權）人: 成都愛斯頓科技有限公司
• 主分類號: G06F8/654
• 分類號: G06F8/654;G06F13/40;G06F13/20
• 代理公司: 成都華風專利事務所(普通合伙) 51223
• 代理人: 徐豐;張巨箭

1.一種基于CPU通過JTAG方式遠程更新FPGA的裝置，其特征在于，包括FPGA設備、控制主板及遠程終端機，所述FPGA設備包括相互連接的FPGA和FLASH，所述控制主板包括CPU、PCIE橋、硬盤和South Bridge，所述PCIE橋分別與CPU、硬盤和South Bridge連接，所述遠程終端機包括相互連接的上位主機和輸入顯示器，所述FPGA設備、控制主板及遠程終端機分別配置有供電電源，所述上位主機通過以太網與CPU通信連接以將更新文件傳輸至CPU，所述South Bridge引出GPIO接口，所述FPGA引出JTAG接口，所述GPIO接口與JTAG接口相連，使得FPGA與CPU通信連接以接收CPU的更新文件并進行更新。

2.根據權利要求1所述一種基于CPU通過JTAG方式遠程更新FPGA的裝置，其特征在于，所述CPU操作GPIO接口的控制時序以模擬標準JTAG接口，使得GPIO接口與JTAG接口相連通以傳輸數據。

3.根據權利要求2所述一種基于CPU通過JTAG方式遠程更新FPGA的裝置，其特征在于，該裝置中， CPU接收需要燒寫的更新文件，將更新文件經PCIE橋傳輸至South Bridge；CPU控制操作GPIO接口的控制時序形成模擬JTAG接口，South Bridge將更新文件及控制指令經模擬JTAG接口傳輸至FPGA；FPGA接收更新文件及控制指令，按控制指令運行更新，并返回反饋數據。

4.根據權利要求3所述一種基于CPU通過JTAG方式遠程更新FPGA的裝置，其特征在于，該裝置中，CPU為申威CPU ，CPU根據JTAG協議標準控制操作南橋的GPIO接口來模擬出標準JTAG的控制時序輸出，然后，先軟復位FPGA的TAP控制器接口，TAP復位之后模擬標準JTAG操作GPIO的控制時序，以發出更新文件及控制指令到FPGA及接收FPGA的反饋數據。

5.根據權利要求4所述一種基于CPU通過JTAG方式遠程更新FPGA的裝置，其特征在于，該裝置的更新文件的更新流程如下：

101、獲取FPGA的IDCODE：FPGA發出IDCODE指令，CPU接收到FPGA的ID號并驗證，若驗證通過則執行下一步驟，若驗證未通過則終止程序并退出；

102、載入配置流：首先發送JPROGRAM指令，表示對FPGA進行全配置，再發送CFG_IN指令，表示即將載入配置邏輯；

103、載入配置邏輯；

104、一次CRC校驗：校驗CRC，若校驗通過則執行下一步驟，若校驗未通過則終止程序并退出；

105、啟動載入的配置邏輯：CPU發出JSTART指令給FPGA，在規定的時鐘周期后，FPGA加載配置邏輯并運行；

106、啟動載入升級程序：根據FPGA的配置邏輯載入升級程序，具體是FPGA通過JTAG接收升級程序并把升級程序寫入FLASH；

107、二次CRC校驗：對寫入FLASH的升級程序進行CRC校驗，若校驗通過則執行下一步驟，若校驗未通過則終止程序并退出；

108、升級成功：上一步驟校驗通過表示升級成功，斷電后FPGA自動加載升級后的程序。

6.一種基于權利要求1-4任一項權利要求所述基于CPU通過JTAG方式遠程更新FPGA的裝置進行遠程更新FPGA的方法，其特征在于，包括以下步驟：

201、配置與FPGA通信接口：通過CPU操作GPIO接口的控制時序以模擬標準JTAG接口，使得CPU與FPGA通信連接；

202、下載配置邏輯到FPGA；

203、啟動配置邏輯進行更新：先把升級程序通過JTAG傳送到FPGA，再由配置邏輯把升級程序寫入FLASH，完成更新。