[發(fā)明專利]存儲單元及其構(gòu)成的存儲陣列和OTP在審
| 申請?zhí)枺?/td> | 201810840550.2 | 申請日: | 2018-07-27 |
| 公開(公告)號: | CN109087679A | 公開(公告)日: | 2018-12-25 |
| 發(fā)明(設(shè)計)人: | 龔政;金建明;顧明;權(quán)力 | 申請(專利權(quán))人: | 上海華力集成電路制造有限公司 |
| 主分類號: | G11C17/12 | 分類號: | G11C17/12 |
| 代理公司: | 上海浦一知識產(chǎn)權(quán)代理有限公司 31211 | 代理人: | 焦天雷 |
| 地址: | 201315 上海市浦東新區(qū)中國(上*** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 存儲單元 存儲陣列 譯碼電路 供電電路連接 放大電路 高速電流 行地址 漏極 存儲單元陣列 地址譯碼電路 只讀存儲器 編程模式 電路電壓 讀取模式 使能信號 預(yù)設(shè)電壓 復(fù)雜度 連接行 列地址 面積和 輸出端 信號端 減小 繞線 編程 | ||
本發(fā)明公開了一種存儲單元,該存儲單元由一個NMOS組成;編程模式,該NMOS漏極接0V電壓,NMOS柵極連接預(yù)設(shè)電壓;讀取模式,該NMOS漏極連接0V電壓,NMOS柵極接電路電壓。本發(fā)明還公開了一種由上述存儲單元組成的存儲陣列。本發(fā)明還公開了一種OTP,包括:供電電路連接行地址譯碼電路,存儲單元陣列分別連接行地址譯碼電路、列地址譯碼電路和高速電流型放大電路;供電電路連接編程使能信號端,行地址譯碼電路連接讀信號端,高速電流型放大電路連接該只讀存儲器輸出端。本發(fā)明的存儲陣列能節(jié)省了50%的陣列面積和33.3%的繞線復(fù)雜度。本發(fā)明的OTP即能減小版圖面積又能增大設(shè)計余量。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域,特別是涉及一種用于一次性可編程只讀存儲器的存儲單元。本發(fā)明還涉及一種由上述存儲單元組成的存儲陣列。以及,一種OTP(一次性可編程只讀存儲器)。
背景技術(shù)
在現(xiàn)今物聯(lián)網(wǎng)的快速發(fā)展趨勢下,萬物互聯(lián)已經(jīng)初見端倪。從共享單車,到無人駕駛;從智能手表,到智能家居;設(shè)備會和數(shù)以百億,甚至千億計的其他設(shè)備互聯(lián)。海量的數(shù)據(jù)將會被存儲在存儲芯片之中。因此,在物聯(lián)網(wǎng)時代,存儲芯片扮演著非常重要的角色。
非揮發(fā)性存儲芯片NVM(Non-Volatile Memory)保證了設(shè)備斷電之后還能繼續(xù)存儲數(shù)據(jù),并且受惡劣環(huán)境的影響很小,因此有著廣泛的應(yīng)用。OTP(One Time Programmable)Memory作為NVM中重要的一種類型,有著存儲設(shè)備固件,自我修復(fù)芯片和加密芯片的應(yīng)用。
OTP分為Fuse和Anti-fuse兩種類型。Fuse為可編程電熔絲,通過在Fuse兩端加一定的電壓或者電流,使Fuse產(chǎn)生電遷移或者熱斷裂效應(yīng),改變Fuse的阻值,從而實現(xiàn)對于Fuse的編程。而Anti-fuse為反熔絲,一般由各工藝平臺的MOS管組成,在其 Gate和Drain/Source端加大電壓,形成擊穿效應(yīng),改變Anti-fuse的阻值,從而實現(xiàn)對于Anti-fuse的編程。Anti-fuse可以做到與各工藝平臺完全兼容。本發(fā)明中的OTP 代指Anti-fuse。
如圖1所示,傳統(tǒng)OTP存儲單元結(jié)構(gòu),包含兩個MOS管:MOS1和MOS2;其中MOS1 為選擇管,MOS2為編程管。
在編程模式下,SG(選擇)信號選通MOS1,BL(位線)接0V電壓,PG(編程)接大電壓,擊穿MOS2的Gate和Drain端,改變MOS2中Gate(柵極)和Drain(漏極) 的阻值,從百M Ohm級到K Ohm級,從而實現(xiàn)編程。
在讀取模式下,SG信號選通MOS1,BL接0V電壓,PG接core電壓,測量從PG到BL的電流,來判斷此存儲單元cell是否被編程,從而實現(xiàn)數(shù)據(jù)01的存儲。
若整個陣列很大,使用傳統(tǒng)OTP存儲單元結(jié)構(gòu)需要很大的面積,且走線會比較復(fù)雜,不利于小型化。
發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種相對現(xiàn)有技術(shù)版圖面積更小的存儲單元,以及所述存儲單元構(gòu)成的存儲陣列。
本發(fā)明要解決的另一技術(shù)問題是提供一種相對現(xiàn)有技術(shù)具有更小版圖面積,更高可靠性的OTP(一次性可編程只讀存儲器)。
為解決上述技術(shù)問題,本發(fā)明提供的存儲單元,該存儲單元由一個NMOS組成;
編程模式,該NMOS柵極連接預(yù)設(shè)電壓,預(yù)設(shè)電壓大于等于該NMOS擊穿電壓。
讀取模式,該NMOS漏極連接0V電壓,NMOS柵極接電路電壓。
其中,測量NMOS柵極到漏極電流,通過電流值判斷該存儲單元是否被編程。
其中,若測得NMOS柵極到漏極電流值小于第一閾值則判斷該存儲單元未被編程,若測得NMOS柵極到漏極電流值為大于第二閾值判斷該存儲單元被編程。未編程存儲單元表示數(shù)據(jù)0,已編程存儲單元表示數(shù)據(jù)1。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華力集成電路制造有限公司,未經(jīng)上海華力集成電路制造有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810840550.2/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





