[發(fā)明專利]一種多通道數(shù)據(jù)源DDR緩存的FPGA實(shí)現(xiàn)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201810818446.3
• 申請(qǐng)日: 2018-07-24
• 公開（公告）號(hào): CN109271335B
• 公開（公告）日: 2021-04-20
• 發(fā)明（設(shè)計(jì)）人: 吳春;李禮;邱賜云;王雨雷;周正
• 申請(qǐng)（專利權(quán)）人: 上海威固信息技術(shù)股份有限公司
• 主分類號(hào): G06F13/16
• 分類號(hào): G06F13/16;G06F5/06
• 代理公司: 上海海貝律師事務(wù)所 31301
• 代理人: 王文鋒

1.一種多通道數(shù)據(jù)源DDR緩存的FPGA實(shí)現(xiàn)方法，其特征在于,包括：

將各個(gè)通道的數(shù)據(jù)分別緩存至DDR的各通道對(duì)應(yīng)的內(nèi)存地址空間，每個(gè)通道的地址空間大小任意劃分，地址空間總大小為所用的DDR顆粒內(nèi)存空間的總和；各通道數(shù)據(jù)源和DDR之間分別是通過(guò)異步FIFO進(jìn)行交接；

各通道數(shù)據(jù)源通過(guò)多個(gè)通道將數(shù)據(jù)先寫入異步FIFO端口的寫FIFO，再?gòu)膶慒IFO中取數(shù)據(jù)寫至DDR對(duì)應(yīng)的地址空間內(nèi),根據(jù)讀FIFO水位線標(biāo)志信號(hào)，再將DDR地址空間中取數(shù)據(jù)寫到讀FIFO中；具體步驟：

1)用FPGA掛若干個(gè)DDR顆粒,可根據(jù)需求隨意配置數(shù)據(jù)通道個(gè)數(shù)，設(shè)置讀寫控制模塊，仲裁模塊；

2)設(shè)置寫FIFO水位線，目的是從寫FIFO中讀出數(shù)據(jù)時(shí)保證FIFO必須有一定的數(shù)據(jù)存量；設(shè)置讀FIFO的水位線，目的是防止從DDR讀出數(shù)據(jù)時(shí)寫到讀FIFO中會(huì)出現(xiàn)數(shù)據(jù)溢出，造成數(shù)據(jù)丟失；

3)每個(gè)數(shù)據(jù)通道寫入數(shù)據(jù)到其對(duì)應(yīng)的寫FIFO中；

4)判斷每個(gè)通道寫FIFO中數(shù)據(jù)量是否達(dá)到設(shè)置的水位線要求，若達(dá)到水位線要求，則發(fā)送該通道寫DDR仲裁請(qǐng)求信號(hào)至仲裁模塊；

5)仲裁模塊判斷每個(gè)通道發(fā)出的寫DDR仲裁請(qǐng)求信號(hào)，根據(jù)發(fā)送寫仲裁申請(qǐng)的先后，給予每個(gè)通道寫仲裁權(quán)限，同一時(shí)刻，每個(gè)通道的寫仲裁與讀仲裁中，仲裁模塊只會(huì)仲裁一條通道的寫仲裁或讀仲裁有效；

6)仲裁模塊給出仲裁結(jié)果；

7)讀寫控制模塊根據(jù)仲裁結(jié)果對(duì)某一條通道的寫FIFO進(jìn)行取數(shù)據(jù)，每次取該寫FIFO中設(shè)置的水位線的數(shù)據(jù)量，該寫FIFO會(huì)確保有一定的數(shù)據(jù)量；取數(shù)據(jù)存到設(shè)置的DDR對(duì)應(yīng)的地址空間內(nèi)，地址空間大小隨意配置；

8)等待完成；

9)對(duì)剛完成仲裁數(shù)據(jù)通道進(jìn)行判斷，該通道的讀FIFO是否滿足水位線要求，若讀FIFO水位線滿足要求后，則發(fā)出讀DDR仲裁申請(qǐng)至仲裁模塊；

10)仲裁模塊給出仲裁結(jié)果；

11)讀寫控制模塊根據(jù)仲裁結(jié)果，將從該通道對(duì)應(yīng)的DDR地址空間中取數(shù)據(jù)寫到讀FIFO中，每次取設(shè)置的水位線數(shù)據(jù)量，確保讀FIFO寫入數(shù)據(jù)不會(huì)溢出；

12)讀FIFO等待外部通道讀取。

2.根據(jù)權(quán)利要求1所述的一種多通道數(shù)據(jù)源DDR緩存的FPGA實(shí)現(xiàn)方法，其特征在于：所述的仲裁模塊的仲裁規(guī)則或是通過(guò)輪詢的仲裁規(guī)則，或是匹配帶寬的仲裁規(guī)則。

3.根據(jù)權(quán)利要求1所述的一種多通道數(shù)據(jù)源DDR緩存的FPGA實(shí)現(xiàn)方法，其特征在于：所述的數(shù)據(jù)源通過(guò)多個(gè)通道將數(shù)據(jù)先寫入異步FIFO端口的寫FIFO，再?gòu)膶慒IFO中取數(shù)據(jù)至DDR對(duì)應(yīng)的地址空間內(nèi),再將DDR地址空間中取數(shù)據(jù)寫到讀FIFO中，其中每個(gè)數(shù)據(jù)通道或是異步的，或是同步的；數(shù)據(jù)或是連續(xù)的，或是不連續(xù)的。