[發(fā)明專利]移位寄存器單元、驅動方法、柵極驅動電路和顯示裝置

有效

• 申請?zhí)枺?/td>: 201810757914.0
• 申請日: 2018-07-11
• 公開（公告）號: CN108648714B
• 公開（公告）日: 2020-06-26
• 發(fā)明（設計）人: 蘇秋杰
• 申請（專利權）人: 京東方科技集團股份有限公司;北京京東方顯示技術有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36;G11C19/28
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 許靜;劉偉

1.一種移位寄存器單元，其特征在于，包括第一上拉節(jié)點控制電路、第二上拉節(jié)點控制電路、下拉節(jié)點控制電路、輸出上拉電路和輸出下拉電路，其中，

所述第一上拉節(jié)點控制電路分別與所述第一上拉節(jié)點、第一電壓端、輸入端、復位端、下拉節(jié)點和第二電壓端連接，用于在所述輸入端接入的輸入信號的控制下，控制所述第一上拉節(jié)點與所述第二電壓端連接，并用于在所述復位端輸出的復位信號和/或所述下拉節(jié)點的電壓信號的控制下，控制所述第一上拉節(jié)點與所述第一電壓端連接；

所述第二上拉節(jié)點控制電路分別與所述第二上拉節(jié)點、所述第一電壓端、所述輸入端、所述復位端、所述下拉節(jié)點和第二電壓端連接，用于在所述輸入信號的控制下，控制所述第二上拉節(jié)點與所述輸入端連接，在所述復位信號的控制下，控制所述第二上拉節(jié)點與所述第一電壓端連接；

所述下拉節(jié)點控制電路分別與所述下拉節(jié)點、所述第二上拉節(jié)點、所述第二電壓端和第三電壓端連接，用于在所述第二上拉節(jié)點的電壓信號的控制下控制所述下拉節(jié)點的電位；

所述輸出上拉電路分別與所述第一上拉節(jié)點、時鐘信號端、柵極驅動信號輸出端連接，用于在所述第一上拉節(jié)點的電壓信號的控制下，控制所述柵極驅動信號輸出端與所述時鐘信號端連接；

所述輸出下拉電路分別與所述下拉節(jié)點、所述第三電壓端和所述柵極驅動信號輸出端連接，用于在所述下拉節(jié)點的電壓信號的控制下，控制所述柵極驅動信號輸出端與所述第三電壓端連接。

2.如權利要求1所述的移位寄存器單元，其特征在于，所述第一上拉節(jié)點控制電路包括：

第一上拉節(jié)點控制晶體管，柵極與所述輸入端連接，第一極與所述第二電壓端連接，第二極與所述第一上拉節(jié)點連接；

第二上拉節(jié)點控制晶體管，柵極與所述復位端連接，第一極與所述第一上拉節(jié)點連接，第二極與所述第一電壓端連接；以及，

第三上拉節(jié)點控制晶體管，柵極與所述下拉節(jié)點連接，第一極與所述第一上拉節(jié)點連接，第二極與所述第一電壓端連接。

3.如權利要求1所述的移位寄存器單元，其特征在于，所述第二上拉節(jié)點控制電路包括：

第五上拉節(jié)點控制晶體管，柵極與所述輸入端連接，第一極與所述第二電壓端連接，第二極與所述第二上拉節(jié)點連接；以及，

第六上拉節(jié)點控制晶體管，柵極與所述復位端連接，第一極與所述第二上拉節(jié)點連接，第二極與所述第一電壓端連接。

4.如權利要求1至3中任一權利要求所述的移位寄存器單元，其特征在于，所述下拉節(jié)點控制電路包括：

第一下拉節(jié)點控制晶體管，柵極和第一極都與第二電壓端連接，第二極與下拉控制節(jié)點連接；

第二下拉節(jié)點控制晶體管，柵極與所述第二上拉節(jié)點連接，第一極與所述下拉控制節(jié)點連接，第二極與所述第三電壓端連接；

第三下拉節(jié)點控制晶體管，柵極與所述下拉控制節(jié)點連接，第一極與所述第二電壓端連接，第二極與所述下拉節(jié)點連接；以及，

第四下拉節(jié)點控制晶體管，柵極與所述第二上拉節(jié)點連接，第一極與所述下拉節(jié)點連接，第二極與所述第三電壓端連接。

5.如權利要求1至3中任一權利要求所述的移位寄存器單元，其特征在于，輸出上拉電路包括：輸出上拉晶體管，柵極與所述第一上拉節(jié)點連接，第一極與所述時鐘信號端連接，第二極與所述柵極驅動信號輸出端連接；以及，

存儲電容，第一端與所述第一上拉節(jié)點連接，第二端與所述柵極驅動信號輸出端連接。

6.如權利要求1至3中任一權利要求所述的移位寄存器單元，其特征在于，所述輸出下拉電路包括：輸出下拉晶體管，柵極與所述下拉節(jié)點連接，第一極與所述柵極驅動信號輸出端連接，第二極與所述第三電壓端連接。

7.如權利要求1至3中任一權利要求所述的移位寄存器單元，其特征在于，還包括輸出復位電路；

所述輸出復位電路分別與所述復位端、所述柵極驅動信號輸出端和所述第三電壓端連接，用于在復位階段，在所述復位信號的控制下控制所述柵極驅動信號輸出端與所述第三電壓端連接。