[發明專利]并行芯片測試裝置及測試方法

在審

• 申請號: 201810716922.0
• 申請日: 2018-07-03
• 公開（公告）號: CN108877868A
• 公開（公告）日: 2018-11-23
• 發明（設計）人: 劉曉偉;徐華英
• 申請（專利權）人: 記憶科技(深圳)有限公司
• 主分類號: G11C29/18
• 分類號: G11C29/18;G11C29/56
• 代理公司: 深圳市精英專利事務所 44242
• 代理人: 馮筠

本發明涉及并行芯片測試裝置及測試方法，該裝置包括SOM模塊以及若干個FPGA模塊，若干個FPGA模塊與SOM模塊連接，若干個FPGA模塊之間相互連接；FPGA模塊與設有的測試子板連接。本發明通過設置陣列布置的若干個FPGA模塊，由SOM模塊控制FPGA模塊，并由SOM模塊下發測試信息至FPGA模塊，FPGA模塊將測試信息轉換為所需的邏輯，并復制給其他FPGA模塊以及測試子板，將邏輯分發至與之連接的測試子板，實現芯片的并行測試，以提高測試效率，滿足多芯片的測試需求，降低測試成本。

技術領域

本發明涉及芯片測試裝置，更具體地說是指并行芯片測試裝置及測試方法。

背景技術

隨著技術的發展，人們對電子產品的需求越來越大，如手機、電腦以及最近興起的人工智能產品等。不僅出現了NAND Flash基本的存儲芯片，還涌現出了同控制器一起封裝的eMMC，UFS等芯片。存儲容量要求越來越大，尺寸也越來越小，如何降低芯片的測試成本以及提高測試效率，成為測試人員一直研究的問題。

標準化、開放性是各個設備廠商追求的目標。國際上先進的測試設備商，例如愛德萬，泰瑞達等都針對主流的芯片推出了中高檔的自動測試設備，但是面對芯片的不斷更新，測試設備也無法做到面面俱到。對于NAND Flash制造商而言，購買自動測試儀器是最常見的選擇，但是購買費用是很大的支出，或者隨著產品的多樣化和復雜化，單一的設備并不能滿足多芯片的測試需求，而通過萬用表，示波器和信號發生儀等手工測試，不僅要求測試人員有較高的專業知識和經驗，而且測試周期長，無法排除人為誤差因素，更不能實現大批量自動化測試需求。

因此，有必要設計一種裝置，實現滿足多芯片的測試需求，并提高測試效率，降低測試成本。

發明內容

本發明的目的在于克服現有技術的缺陷，提供并行芯片測試裝置及測試方法。

為實現上述目的，本發明采用以下技術方案：并行芯片測試裝置，包括有SOM模塊以及若干個FPGA模塊，若干個FPGA模塊與所述SOM模塊連接，若干個FPGA模塊之間相互連接；所述FPGA模塊與設有的測試子板連接。

其進一步技術方案為：所述FPGA模塊通過連接器與所述測試子板連接。

其進一步技術方案為：所述測試子板上設有若干個與目標芯片連接的底座。

本發明還提供了并行芯片測試方法，包括有：

設置SOM模塊；

FPGA模塊獲取總線時序邏輯；

FPGA模塊復制總線時序邏輯；

FPGA模塊將總線時序邏輯分發至測試子板上的目標芯片；

反饋測試子板上的目標芯片的信息至SOM模塊。

其進一步技術方案為：所述FPGA模塊獲取總線時序邏輯的步驟，包括以下具體步驟：

FPGA模塊從SOM模塊獲取測試信息；

將測試信息轉換為總線時序邏輯。

其進一步技術方案為：所述FPGA模塊從SOM模塊獲取測試信息的步驟中，所述測試信息包括控制指令和數據信息。

其進一步技術方案為：所述反饋測試子板上的目標芯片的信息至SOM模塊的步驟之前，還包括：

利用總線時序邏輯對每個測試子板上的目標芯片進行測試。

其進一步技術方案為：FPGA模塊復制總線時序邏輯的步驟之后，還包括：

將復制的總線時序邏輯分發至其余FPGA模塊。