[發明專利]一種低金金合金鍵合絲及其制造方法

在審

• 申請號: 201810703666.1
• 申請日: 2018-06-30
• 公開（公告）號: CN108823453A
• 公開（公告）日: 2018-11-16
• 發明（設計）人: 周振基;周博軒;于鋒波;彭政展;麥宏全
• 申請（專利權）人: 汕頭市駿碼凱撒有限公司
• 主分類號: C22C5/02
• 分類號: C22C5/02;C22C5/06;C22C1/02;C22F1/14;C22F1/02;H01L23/49
• 代理公司: 汕頭市潮睿專利事務有限公司 44230
• 代理人: 林天普;朱明華

一種低金金合金鍵合絲，其特征在于按重量計含有Pd 0.8?4%，Ag 35?49%，Pt 0.5?3%，微量添加元素30?100 ppm，余量為金；所述微量添加元素是In、Co、Ga、Mg、Ca、Ce和Ni中的一種或其中兩種以上的組合。本發明還提供上述低金金合金鍵合絲的一種制造方法。本發明的低金金合金鍵合絲具有優異的高可靠性能，抗拉強度高，焊點接合性好，且能降低成本。

技術領域

本發明涉及IC、LED封裝用的鍵合絲，具體涉及一種低金金合金鍵合絲及其制造方法。

背景技術

鍵合絲（bonding wire，又稱鍵合線）是連接芯片與外部封裝基板（substrate）和/或多層線路板（PCB）的主要連接方式。鍵合絲的發展趨勢，從產品方向上，主要是線徑細微化、高車間壽命（floor life）以及高線軸長度；從化學成分上，主要有銅線（包括裸銅線、鍍鈀銅線、閃金鍍鈀銅線）在半導體領域大幅度取代金線，而銀線和銀合金線在LED以及部分IC封裝應用上取代金線。另外一個重要方向是金合金線的發展，以進一步降低成本并且保持或提高鍵合過程的各項性能要求。

由于電子產品小型化和細薄化的發展要求，半導體行業通過芯片厚度減薄(Waferthinning)、封裝采用芯片堆棧(Die stacking)、倒裝芯片(flip chip)、晶圓級封裝（waferlevel packaging）、2.5D和3D封裝等方法來應對，然而傳統的鍵合封裝（wire bonding）仍然是主流封裝形式。

傳統的由純金材質制成的金鍵合絲，其具備優異的化學穩定性和導電導熱性能，因而被廣泛用作IC內引線。但隨著國際金價的不斷上漲， 金鍵合絲的價格也一路攀升，導致終端產品的成本過高，不利于企業提高競爭力。除此之外，金鍵合絲的抗拉強度較低（例如直徑20微米的金鍵合絲，在焊接后，其最高抗拉強度不足5克力），延伸率不容易控制。以上兩方面因素成為阻礙金鍵合絲應用與發展的瓶頸。

為降低成本，不斷涌現出各種鍵合絲，如銀合金絲、金合金絲以及鍍金銀合金鍵合絲等等，其價格相對較低，也能滿足不同客戶的不同需求；但對于高端的LED，對產品的接合性及信賴性要求較高，常規的銀合金以及鍍金銀合金絲因銀的氧化，會出現鍵合氧化、銀離子電位遷移、焊點共晶不好等缺陷，在可靠性方面也達不到客戶的要求。

發明內容

本發明所要解決的技術問題是提供一種低金金合金鍵合絲以及這種低金金合金鍵合絲的制造方法，這種低金金合金鍵合絲具有優異的高可靠性能，抗拉強度高，焊點接合性好，且能降低成本。采用的技術方案如下：

一種低金金合金鍵合絲，其特征在于按重量計含有Pd 0.8-4%，Ag 35-49%，Pt 0.5-3%，微量添加元素30-100 ppm，余量為金；所述微量添加元素是In、Co、Ga、Mg、Ca、Ce和Ni中的一種或其中兩種以上的組合。

本發明通過合金配方的設計，抑制焊球球頸部的晶粒粗大，可適用于更低更長線弧，另外，通過合金配方設計提升焊點的結合強度，能改善金合金焊點結合性的問題；同時，此金合金鍵合絲表層不需要鍍層，可簡化制造工藝，大大降低制造成本。相對于純金鍵合絲而言，本發明的低金金合金鍵合絲用于IC、LED 封裝中，能降低成本并改善純金線抗拉強度不足的問題，而其他性能均能達到高金鍵合絲的性能要求。