[發明專利]基于FPGA的分類算法的加速平臺設計方法

在審

• 申請號: 201810698823.4
• 申請日: 2018-06-29
• 公開（公告）號: CN108932135A
• 公開（公告）日: 2018-12-04
• 發明（設計）人: 李曦;王超;程玉明;周學海
• 申請（專利權）人: 中國科學技術大學蘇州研究院
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/38
• 代理公司: 蘇州創元專利商標事務所有限公司 32103
• 代理人: 范晴

1.基于FPGA的分類算法的加速平臺設計方法，其特征在于，所述加速平臺包括通用處理器，存儲模塊以及FPGA，其中通用處理器負責傳輸數據和控制加速器，存儲模塊負責暫存數據以供通用處理器和加速器處理，FPGA負責熱點代碼計算：設計方法包括以下步驟：

S01:使用profiling技術分析類中心向量算法、K-近鄰算法以及樸素貝葉斯算法并得到熱點代碼；

S02:分析三種分類算法的熱點代碼并適當修改以提取其中的共同邏輯；

S03:分析FPGA平臺的資源和特性，采用流水線和并行手段來優化加速器運算單元，設計出硬件加速器整體框架并生成IP核；

S04:設計擴展語義的指令集并實現指令集對應的各個功能邏輯部件，通過指令的取指、譯碼、執行的操作完成關鍵代碼的功能；

S05:移植操作系統到開發板，編寫各個硬件設備的驅動，在操作系統下完成軟硬件的協同工作。

2.根據權利要求1所述的基于FPGA的分類算法的加速平臺設計方法，其特征在于，所述步驟S01中進行類中心向量、K-近鄰、樸素貝葉斯這三種分類算法的通用加速器設計之前，首先對這三種分類算法進行剖析，從中提取算法耗時長的關鍵代碼來實現在FPGA上：

利用profiling技術分析三種分類算法在不同的數據集下各個函數執行時間占比；

對測試的結果集進行統計，求出各個函數的平均執行時間占比；

將時間占比超過設定閾值的函數作為熱點代碼。

3.根據權利要求1所述的基于FPGA的分類算法的加速平臺設計方法，其特征在于，所述步驟S02中，對這三種分類算法的關鍵代碼進行解析，找出算法之間的相同的邏輯功能：向量間相似度的計算和最小值的查找；將相同的邏輯功能硬件化，完成部分運算的復用；不同的邏輯功能：KNN算法是查找最小的K個值而不是最小值，貝葉斯算法是概率計算而不是相似度計算；將兩處不同的邏輯功能進行修改，使其得以復用。

4.根據權利要求3所述的基于FPGA的分類算法的加速平臺設計方法，其特征在于，所述步驟S03中，進行熱點分析，得出向量之間相似度計算是關鍵代碼，加速器設計為關鍵代碼進行優化加速；向量之間相似度的度量有一些復用邏輯，全部五種相似度度量：歐幾里德距離、曼哈頓距離、杰卡德相似系數、余弦相似度和皮爾遜相關系數，只需要Sx、Sy、Sx-y、Sx2、Sy2、S(x-y)2、Sxy和Nxy這幾種中間變量的計算，這些標量都是通過兩個向量操作后累加起來的，在加速器設計當中實現一個累加器用來計算相似度中間變量，簡化加速器結構，并使其更易于流水化，提高加速器性能；由于在計算相似度時，向量之間不存在依賴關系，采用多個并行的IP核來計算向量相似度。

5.根據權利要求1所述的基于FPGA的分類算法的加速平臺設計方法，其特征在于，所述步驟S04中，加速器相關指令分為三大類：輸入輸出指令、計算指令和控制指令：

輸入輸出指令是從DMA讀出與寫回操作，主要包含對標量的輸入輸出，對向量的輸入輸出以及對向量組的輸入輸出；

計算指令是調用加速器部件進行計算；

控制指令用來控制指令流的走向，實現復雜的循環跳轉邏輯。

6.根據權利要求1所述的基于FPGA的分類算法的加速平臺設計方法，其特征在于，所述步驟S05包括以下步驟：

在驅動的編寫中，采用訪問Linux字符設備的方式訪問各個硬件設備；

在DMA的驅動編寫中采用映射機制進行數據填充；

所述映射機制為在內存中預留出一段連續的物理內存，將其映射到內核空間中的一段地址中，然后將該段內核空間地址映射到用戶空間。