[發(fā)明專利]一種基于異或門(mén)的可重構(gòu)環(huán)形振蕩器PUF電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201810677599.0
• 申請(qǐng)日: 2018-06-27
• 公開(kāi)（公告）號(hào): CN109167664B
• 公開(kāi)（公告）日: 2021-03-02
• 發(fā)明（設(shè)計(jì)）人: 李冰;劉奔;陳帥;陳劍;淡富奎;董乾;劉勇;張林;沈克強(qiáng);王剛;趙霞
• 申請(qǐng)（專利權(quán)）人: 東南大學(xué)
• 主分類號(hào): H04L9/32
• 分類號(hào): H04L9/32;H04L9/08
• 代理公司: 南京經(jīng)緯專利商標(biāo)代理有限公司 32200
• 代理人: 徐瑩

1.一種基于異或門(mén)的可重構(gòu)環(huán)形振蕩器PUF電路，其特征在于，包括PUF延遲模塊和末端控制模塊，其中PUF延遲模塊包括n個(gè)串聯(lián)的延遲單元，所述末端控制模塊包括類延遲單元和反饋控制單元；其中，每個(gè)延遲單元作為FPGA的一個(gè)可配置邏輯模塊及均包含由異或門(mén)和選擇單元組成且結(jié)構(gòu)不同的兩個(gè)Slice，該兩個(gè)Slice中異或門(mén)根據(jù)輸入的激勵(lì)信號(hào)進(jìn)行連線或形成反相器，所述選擇單元根據(jù)激勵(lì)信號(hào)決定正跳變信號(hào)所輸入的異或門(mén)并形成通路，及由最后的Slice得到單個(gè)RO振蕩環(huán)的輸出信號(hào)；所述類延遲單元將單個(gè)RO振蕩環(huán)的輸出信號(hào)作為輸入，及輸出整個(gè)RO振蕩環(huán)的輸出信號(hào)；所述反饋控制單元將整個(gè)RO振蕩環(huán)的輸出信號(hào)和反饋控制信號(hào)作為兩個(gè)輸入，處理獲得和輸出整個(gè)RO振蕩環(huán)的輸出信號(hào)。

2.根據(jù)權(quán)利要求1所述基于異或門(mén)的可重構(gòu)環(huán)形振蕩器PUF電路，其特征在于：所述延遲單元的數(shù)量n個(gè)根據(jù)隨機(jī)選擇的兩個(gè)RO振蕩環(huán)的頻率差決定。

3.根據(jù)權(quán)利要求1所述基于異或門(mén)的可重構(gòu)環(huán)形振蕩器PUF電路，其特征在于：所述延遲單元的數(shù)量n個(gè)取3。

4.根據(jù)權(quán)利要求1所述基于異或門(mén)的可重構(gòu)環(huán)形振蕩器PUF電路，其特征在于：所述延遲單元中每個(gè)Slice均包括四個(gè)異或門(mén)和三個(gè)選擇單元，其中一個(gè)Slice的四個(gè)異或門(mén)的兩個(gè)輸入端分別連接正跳變信號(hào)和激勵(lì)信號(hào)，及選擇任意兩兩異或門(mén)的輸出端連接至各選擇單元的兩個(gè)輸入端，及各選擇單元連接激勵(lì)信號(hào)后輸出端連接至另一個(gè)Slice中任一個(gè)異或門(mén)的一個(gè)輸入端；所述另一個(gè)Slice中各異或門(mén)的另一個(gè)輸入端連接激勵(lì)信號(hào)，且分別選擇兩兩異或門(mén)的輸出端連接至兩個(gè)選擇單元的輸入端，該兩個(gè)選擇單元分別連接激勵(lì)信號(hào)后輸出端連接至剩余一個(gè)選擇單元的兩個(gè)輸入端，及剩余一個(gè)選擇單元的輸出端連接類延遲單元。

5.根據(jù)權(quán)利要求1所述基于異或門(mén)的可重構(gòu)環(huán)形振蕩器PUF電路，其特征在于：所述異或門(mén)形成反相器時(shí)，全部RO振蕩環(huán)中反相器的數(shù)量為奇數(shù)個(gè)。

6.根據(jù)權(quán)利要求1所述基于異或門(mén)的可重構(gòu)環(huán)形振蕩器PUF電路，其特征在于：所述反饋控制單元采用與門(mén)。