[發明專利]浮柵的制備方法及半導體結構的制備方法

在審

• 申請號: 201810588303.8
• 申請日: 2018-06-08
• 公開（公告）號: CN108598083A
• 公開（公告）日: 2018-09-28
• 發明（設計）人: 張怡;沈思杰
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅

本發明提供了一種浮柵的制備方法及半導體結構的制備方法，首先在所述襯底上形成第一浮柵多晶硅層，所述第一浮柵多晶硅層覆蓋所述襯底，接著在所述第一浮柵多晶硅層上熱生長氧化硅層以形成第二浮柵多晶硅層，所述氧化硅層覆蓋所述第二浮柵多晶硅層，最后去除所述氧化硅層。由于在熱生長所述氧化硅層時，會消耗所述第一浮柵多晶硅層中的硅，導致所述第一浮柵多晶硅層減薄，進而在后續工藝中形成的浮柵的厚度也減小了，在不影響正常的生產流程、不增加制造成本的基礎上提高了編程及擦除的效率，并且，采用熱生長的氧化硅層表面的平整度和均一性都較好，消耗的第一浮柵多晶硅層的厚度比較均勻，使得到的第二浮柵多晶硅層的表面的平整度和均一性高。

技術領域

本發明涉及半導體制造領域，尤其涉及一種浮柵的制備方法及半導體結構的制備方法。

背景技術

閃存(Flash Memory)是一種長壽命的非易失性(在斷電情況下仍能保持所存儲的數據信息)的存儲器，由于其斷電時仍能保存數據，閃存通常被用來保存設置信息，如在電腦的BIOS(基本程序)、PDA(個人數字助理)、數碼相機中保存資料等。

現有的閃存器件是以摻雜多晶硅制作浮柵與控制柵，浮柵用于存儲數據，控制柵用于控制浮柵，其編程和擦除的效率都有待提高。

發明內容

本發明的目的在于提供一種浮柵的制備方法及半導體結構的制備方法，以提高閃存器件的編程和擦除的效率。

為了達到上述目的，本發明提供了一種浮柵的制備方法，所述閃存的制備方法包括：

提供襯底；

在所述襯底上形成第一浮柵多晶硅層，所述第一浮柵多晶硅層覆蓋所述襯底；

在所述第一浮柵多晶硅層上熱生長氧化硅層以形成第二浮柵多晶硅層，所述氧化硅層覆蓋所述第二浮柵多晶硅層；

去除所述氧化硅層。

可選的，所述第一浮柵多晶硅層較所述第二浮柵多晶硅層厚。

可選的，所述第一浮柵多晶硅層的厚度大于等于300埃，所述第二浮柵多晶硅層小于等于150埃。

可選的，在所述第一浮柵多晶硅層上熱生長所述氧化硅層的溫度在750攝氏度-1100攝氏度之間。

可選的，采用濕法清洗以去除所述氧化硅層。

可選的，所述濕法清洗采用的溶液包括氫氟酸。

可選的，所述襯底與所述第一浮柵層之間還形成有一介質層。

可選的，所述介質層的材料包括氧化硅、氮氧化硅或碳氧化硅中的一種或多種。

可選的，所述襯底的材料包括硅、鍺硅、砷化鎵及絕緣體上硅中的一種或多種。

本發明還提供了一種半導體結構的制備方法，所述半導體結構的制備方法包括：

采用所述浮柵的制備方法形成浮柵。

發明人通過研究發現，隨著閃存器件中閃存單元的進一步減小，閃存單元中浮柵和控制柵的接觸面積也在減小，導致控制柵耦合到浮柵的電壓變小，進而影響編程的效率，進一步，由于結構的調整，閃存單元的控制柵和字線之間不能加過高的電壓，導致在擦除時，浮柵和字線之間的電壓差也在變小，進而影響擦除的效率。發明人通過進一步研究，發現可以通過減薄浮柵的厚度，提高控制柵對浮柵的耦合比并且降低字線對浮柵的耦合比，進而在不增大閃存尺寸的同時提高其編程及擦除的效率。