[發明專利]存儲器中子陣列之間的數據傳送

有效

• 申請號: 201810573822.7
• 申請日: 2018-06-06
• 公開（公告）號: CN109003640B
• 公開（公告）日: 2021-06-29
• 發明（設計）人: J·T·扎沃德恩;G·E·胡申;R·C·墨菲
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/26
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本發明包含用于存儲器中子陣列之間的數據傳送的設備及方法。實例可包含第一存儲器單元子陣列及第二存儲器單元子陣列，其中所述第一子陣列的第一部分的存儲器單元及所述第二子陣列的第一部分的存儲器單元耦合到第一感測電路條帶。第三存儲器單元子陣列可包含耦合到第二感測電路條帶的第一部分的存儲器單元。所述第二子陣列的第二部分的存儲器單元及所述第三子陣列的第二部分的存儲器單元可耦合到第三感測電路條帶。第二陣列的特定行可包含來自耦合到來自所述第二陣列中的所述第二部分的存儲器單元的存儲器單元的所述第二陣列中的所述第一部分的存儲器單元的存儲器單元。

技術領域

本發明大體上涉及半導體存儲器及方法，且更特定來說，本發明涉及用于存儲器中子陣列之間的數據傳送的設備及方法。

背景技術

存儲器裝置通常被提供作為計算機或其它電子系統中的內部半導體集成電路。存在許多不同類型的存儲器，包含易失性及非易失性存儲器。易失性存儲器可能需要電力來維持其數據(例如，主機數據、錯誤數據等)且包含隨機存取存儲器(RAM)、動態隨機存取存儲器(DRAM)、靜態隨機存取存儲器(SRAM)、同步動態隨機存取存儲器(SDRAM)及晶閘管隨機存取存儲器(TRAM)等。非易失性存儲器可通過在不供電時留存經存儲數據提供永久數據且可包含NAND快閃存儲器、NOR快閃存儲器及電阻可變存儲器，例如相變隨機存取存儲器(PCRAM)、電阻式隨機存取存儲器(RRAM)及磁阻式隨機存取存儲器(MRAM)，例如自旋力矩轉移隨機存取存儲器(STT RAM)等。

電子系統通常包含若干處理資源(例如，一或多個處理器)，其可檢索及執行指令且將經執行指令的結果存儲到適當的位置。處理器可包括若干功能單元，例如算術邏輯單元(ALU)電路、浮點單元(FPU)電路及組合邏輯塊，例如，所述組合邏輯塊可用于通過對數據(例如，一或多個操作數)執行操作來執行指令。如本文使用，操作可為例如布爾運算，例如AND、OR、NOT、NAND、NOR及XOR及/或其它運算(例如，逆運算、移位運算、數學運算、統計運算以及許多其它可能運算)。舉例來說，功能單元電路可用于經由若干邏輯運算對操作數執行算術運算，例如加法、減法、乘法及除法。

電子系統中的若干組件可涉及將指令提供到功能單元電路以供執行。所述指令可例如由處理資源(例如控制器及/或主機處理器)執行。數據(例如，將對其執行指令的操作數)可存儲于可由功能單元電路存取的存儲器陣列中。指令及數據可在功能單元電路開始對數據執行指令之前從存儲器陣列檢索且排序及/或緩沖。此外，因為不同類型的操作可通過功能單元電路在一或多個時鐘循環中執行，所以指令及數據的中間結果也可被排序及/或緩沖。

在許多實例中，處理資源(例如，處理器及相關聯的功能單元電路)可在存儲器陣列外部，且經由處理資源與存儲器陣列之間的總線存取數據以執行一組指令。處理性能可在存儲器中處理裝置中改進，其中處理器可內部地且接近存儲器實施(例如，直接在與存儲器陣列相同的芯片上實施)。存儲器中處理裝置可通過減少及/或消除外部通信而節省時間且還可節約電力。然而，執行除了處理操作之外的其它功能(例如讀取及寫入操作)的可能性可影響存儲器中處理裝置的數據處理時間。

發明內容

本發明的一個方面涉及一種設備。在一個實施例中，所述設備包括：第一存儲器單元陣列(425-0)及第二存儲器單元陣列(425-1)，其中所述第一陣列(425-0)的第一部分的存儲器單元及所述第二陣列(425-1)的第一部分的存儲器單元耦合到第一感測電路條帶(424-1)；第三存儲器單元陣列(425-2)，其中所述第三陣列(425-2)的第一部分的存儲器單元耦合到第二感測電路條帶(424-3)，且其中所述第二陣列(425-1)的第二部分的存儲器單元及所述第三陣列(425-2)的第二部分的存儲器單元耦合到第三感測電路條帶(424-2)；且其中所述第二陣列(425-1)的特定行通過將來自所述第一部分的存儲器單元的所述存儲器單元耦合(461)到來自所述第二部分的存儲器單元的鄰近存儲器單元包含來自耦合到來自所述第二陣列(425-1)中的所述第二部分的存儲器單元的存儲器單元的所述第二陣列(425-1)中的所述第一部分的存儲器單元的存儲器單元。