[發明專利]半導體結構、晶體管結構的制備方法及半導體處理設備

在審

• 申請號: 201810509730.2
• 申請日: 2018-05-24
• 公開（公告）號: CN110534516A
• 公開（公告）日: 2019-12-03
• 發明（設計）人: 劉鐵
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L29/06;H01L21/265
• 代理公司: 31219 上海光華專利事務所(普通合伙)
• 代理人: 佟婷婷<國際申請>=<國際公布>=<進入

本發明一種基于低溫離子注入的半導體結構、晶體管制備及半導體處理設備，半導體結構制備包括：提供待處理結構，定義具有離子注入面的離子注入層區；對待處理結構進行降溫處理，自離子注入面進行離子注入，在離子注入的過程中，離子注入層區轉換成恢復損傷結晶層區和晶格破壞非晶層區，降溫處理減緩離子注入層區內部的自退火效應，減小恢復損傷結晶層區區域的大小；進行退火處理，晶格破壞非晶層區轉換成重結晶層區，恢復損傷結晶層區轉換成結晶缺陷層區。本發明通過對待處理結構進行離子注入的過程中同時對其進行降溫，在低溫條件下進行離子注入，減緩了離子注入過程中的自退火效應，從而減少退火后的EOR缺陷，減少結漏電流，減少電子器件的功耗。

技術領域

本發明屬于半導體器件結構制備技術領域，特別是涉及一種基于低溫離子注入半導體結構制備方法、晶體管結構的制備方法及半導體處理設備。

背景技術

動態隨機存儲器(Dynamic Random Access Memory，簡稱：DRAM)是計算機中常用的半導體存儲器件，由許多重復的存儲單元組成。每個存儲單元通常包括電容器和晶體管；晶體管的柵極與字線相連、漏極與位線相連、源極與電容器相連；字線上的電壓信號能夠控制晶體管的打開或關閉，進而通過位線讀取存儲在電容器中的數據信息，或者通過位線將數據信息寫入到電容器中進行存儲。目前，在20nm以下的DRAM制程中，DRAM均采用堆棧式的電容構造，其電容器(Capacitor)是垂直的高深寬比的圓柱體形狀以增加表面積。

目前，隨著便攜式電子產品在日常生活中日益普及，以及電子產品中器件尺寸的減小，密度增加，節省電源消耗已經成為主要挑戰之一。在半導體制造中于離子注入和退火后形成的EOR(End of Range)缺陷會導致結漏電流(Junction leakage)，現有技術中，如在源漏區制備中，EOR缺陷層較厚，造成結漏電流(10^-5～10^-8A/CM₂)，從而增加電子器件的功耗。

因此，如何提供一種半導體結構、晶體管結構的制備方法及半導體設備，以解決現有技術中EOR缺陷對器件性能影響嚴重的問題實屬必要。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種基于低溫離子注入半導體結構制備方法、晶體管結構的制備方法及半導體處理設備，用于解決現有技術中EOR缺陷對器件性能影響嚴重的問題。

為實現上述目的及其他相關目的，本發明提供一種基于低溫離子注入的半導體結構的制備方法，其特征在于，包括如下步驟：

1)提供一待處理結構，并于所述待處理結構中定義一離子注入層區，且所述離子注入層區具有一離子注入面；

2)對所述待處理結構進行降溫處理，并自所述離子注入面對所述離子注入層區進行離子注入，在進行所述離子注入的過程中，所述離子注入層區轉換成基于自退火效應主導形成的恢復損傷結晶層區和基于注入離子破壞主導形成的晶格破壞非晶層區，其中，所述降溫處理持續在所述離子注入過程中使得所述待處理結構在攝氏0度以下，以減緩所述離子注入過程中所述離子注入層區內部的所述自退火效應，以減小所述恢復損傷結晶層區的生成厚度；以及

3)對步驟2)得到的結構進行退火處理，以使得所述晶格破壞非晶層區轉換成重結晶層區，并且所述恢復損傷結晶層區轉換成結晶缺陷層區。

作為本發明的一種優選方案，步驟2)中，所述恢復損傷結晶層區位于所述晶格破壞非晶層區和所述待處理結構的結晶層區之間，其中，步驟2)中，進行所述降溫處理的溫度介于-100℃～-50℃之間。

作為本發明的一種優選方案，所述恢復損傷結晶層區的厚度占所述離子注入層區的厚度的比例介于1/5～1/2之間；所述恢復損傷結晶層區的厚度小于15nm。