[發明專利]基于FPGA的實時頻譜分析方法

在審

• 申請號: 201810502744.1
• 申請日: 2018-05-23
• 公開（公告）號: CN108680787A
• 公開（公告）日: 2018-10-19
• 發明（設計）人: 龐豪;鄒洋;鄧耀輝
• 申請（專利權）人: 成都玖錦科技有限公司
• 主分類號: G01R23/16
• 分類號: G01R23/16
• 代理公司: 成都坤倫厚樸專利代理事務所(普通合伙) 51247
• 代理人: 劉坤

1.一種基于FPGA的實時頻譜分析方法，包括如下步驟：

(A)對接收到的中頻信號進行加窗處理避免頻譜泄露；

(B)對加窗后的信號進行快速傅里葉變換；

(C)對快速傅里葉變換后數據的模取對數，得到信號的功率譜數據；

(D)進行功率校準，獲得預處理數據；

(E)建立一個M*N大小的矩陣，并將矩陣中所有元素初始化為0；

(F)將步驟D得到的預處理數據根據幅度和頻率導入矩陣中，并統計每個元素出現的次數；

(G)將矩陣輸出至上位機中，上位機以頻率為橫坐標、幅度為縱坐標、顏色表示次數多少的方式進行著色并顯示。

2.如權利要求1所述的基于FPGA的實時頻譜分析方法，其特征在于：所述的步驟C中，功率譜數據power＝10·lg[|s(n)|²]，其中s(n)為快速傅里葉變換后的數據。

3.如權利要求2所述的基于FPGA的實時頻譜分析方法，其特征在于：所述矩陣的列數M為1024，行數N為128；步驟D中，預處理數據為一個數據序列，數據序列中每個元素表征了信號幅度的大小，其取值范圍為0～127dB，分辨率為1dB，每個元素的位置索引表征了其頻率大小；步驟D中按如下步驟進行功率校準：

(D1)對功率譜數據向下取整；

(D2)若取整后的功率譜數據的取值范圍上限大于127dB，則降低前端增益并返回步驟A；若取整后的功率譜數據的取值范圍上限小于100dB，則增加前端增益并返回步驟A；否則直接將功率譜數據作為預處理數據輸出。

4.如權利要求3所述的基于FPGA的實時頻譜分析方法，其特征在于：所述的步驟E中，通過控制矩陣的片選以及地址信號，將矩陣內部的所有元素全部置為0；

步驟F中按如下步驟進行次數統計：

(F1)將預處理數據分為一幀幀數據，每幀有1024個信號幅度值；

(F2)對任一幀數據，按其位置索引作為矩陣列號、其數值作為矩陣行號，將相應地址的元素讀出；

(F3)將從地址讀出的元素累加1后再寫入該地址中，完成相應元素的刷新；

(F4)重復步驟F2、F3執行下一幀數據的元素刷新。

5.如權利要求4所述的基于FPGA的實時頻譜分析方法，其特征在于：所述步驟G中，輸出控制流程如下：

(G1)新脈沖到來時，地址初始化address為0，frame-start標志為1，block-selc選擇第0個block；

(G2)pulse期間，頻譜矩陣內部數據按索引地址順序依次更新，同時選擇該block-selc的數據輸出；

(G3)第一個脈沖結束時，此時地址address為1023，frame-end標志為1；

(G4)在下一個脈沖到來之前，地址繼續重復0～1023，同時block-selc遞增，并且選擇對應的block-selc數據輸出；

(G5)若發現只有開始frame-start標志，沒有結束frame-end標志，則此幀數據無效的；

(G6)新的第二個脈沖到來時地址初始化address為0，frame-start標志為1，若上一個脈沖無效則block-selc保持不變，否則遞增；

(G7)重復步驟G2～G6，直到block-selc為127并完成輸出，frame-end標志為1。

6.如權利要求5所述的基于FPGA的實時頻譜分析方法，其特征在于：所述的步驟A中，窗函數可以是Hann窗、Hamming窗或Blackman窗中的一種；步驟G中，采用灰度進行著色時，次數越多，顏色越黑，次數越少，顏色越白。