[發(fā)明專利]一種平面復合應變Si/SiGe CMOS器件及制備方法

有效

• 申請?zhí)枺?/td>: 201810498879.5
• 申請日: 2018-05-23
• 公開（公告）號: CN108766967B
• 公開（公告）日: 2021-05-28
• 發(fā)明（設計）人: 周春宇;鐘宇霄;王冠宇;蔣巍;馬明;董希言
• 申請（專利權）人: 燕山大學
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 秦皇島一誠知識產(chǎn)權事務所(普通合伙) 13116
• 代理人: 續(xù)京沙

1.一種平面復合應變Si/SiGe CMOS器件，其特征在于：所述器件選取晶向為100的N摻雜的單晶Si襯底；在N摻雜的單晶Si襯底上外延一層Ge組分漸變的SiGe層，頂層的Ge組分為15％；在漸變SiGe層表面外延一層Si_0.85Ge_0.15層作為虛擬襯底；光刻Si_0.85Ge_0.15虛擬襯底右側區(qū)域，并贗晶生長一層應變Si_0.69Ge_0.30C_0.01層；光刻應變Si_0.69Ge_0.30C_0.01層，在應變Si_0.69Ge_0.30C_0.01層的兩端嵌入Si_0.5Ge_0.5層，采用CMP技術對所形成的器件表面平面化；接著贗晶生長一層應變Si層；在器件中部形成STI結構；光刻并進行離子注入分別形成P阱和N阱；淀積柵氧化層和NMOS多晶硅層并光刻，形成NMOS柵結構；采用自對準工藝及嵌入式SiC技術，在NMOS的兩端形成嵌入SiC層，同時進行離子注入形成源/漏區(qū)；淀積PMOS多晶硅柵，并光刻多晶硅柵，利用自對準工藝，進行離子注入形成PMOS的源/漏區(qū)。

2.根據(jù)權利要求1所述的平面復合應變Si/SiGe CMOS器件，其特征在于：在NMOS器件中采用嵌入式SiC工藝，結合SiGe虛擬襯底贗晶生長的應變Si層，在溝道中同時引入了雙軸和單軸的復合應變。

3.根據(jù)權利要求1所述的平面復合應變Si/SiGe CMOS器件，其特征在于：在PMOS器件中兩端，采用嵌入SiGe工藝及在SiGe虛擬襯底上贗晶生長Si_0.69Ge_0.30C_0.01層，在埋溝層中同時引入了單軸和雙軸壓應變。

4.一種平面復合應變Si/SiGe CMOS器件制備方法，其特征在于，所述制備步驟如下：

步驟1，選取單晶硅摻雜濃度為10¹⁵cm^-3晶向為100的N型Si為初始材料，作為襯底；

步驟2，在N摻雜的單晶Si襯底上的外延一層Ge組分漸變的SiGe層，頂層的Ge組分為15％；

步驟3，在漸變SiGe層表面外延一層Ge組分固定為15％的Si_0.85Ge_0.15層作為虛擬襯底；

步驟4，光刻Si_0.85Ge_0.15虛擬襯底右側區(qū)域，并贗晶生長一層應變Si_0.69Ge_0.30C_0.01層；

步驟5，光刻應變Si_0.69Ge_0.30C_0.01層，在應變Si_0.69Ge_0.30C_0.01層的兩端嵌入Si_0.5Ge_0.5層，并采用CMP技術，將所形成的器件表面平面化；

步驟6，在步驟5形成的器件表面，贗晶生長一層應變Si層；

步驟7，在器件中部形成STI結構，以實現(xiàn)NMOS和PMOS的隔離；

步驟8，光刻并進行離子注入形成P阱；

步驟9，光刻并進行離子注入形成N阱；

步驟10，淀積柵氧化層；

步驟11，淀積NMOS多晶硅柵，并光刻形成NMOS柵結構；

步驟12，采用自對準工藝以及嵌入式SiC技術，在NMOS的兩端形成嵌入SiC層，同時進行離子注入形成源/漏區(qū)；

步驟13，淀積PMOS多晶硅柵，并光刻多晶硅柵，利用自對準工藝，進行離子注入形成PMOS的源/漏區(qū)。