[發(fā)明專利]一種FPGA芯片自激勵變頻動態(tài)老煉電路

有效

• 申請?zhí)枺?/td>: 201810462117.X
• 申請日: 2018-05-15
• 公開（公告）號: CN108627760B
• 公開（公告）日: 2020-07-14
• 發(fā)明（設(shè)計）人: 王賀;張大宇;汪悅;張紅旗;張松;李璇;汪洋;楊彥朝;楊發(fā)明;莊仲
• 申請（專利權(quán)）人: 中國空間技術(shù)研究院
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 龐靜

1.一種FPGA芯片自激勵變頻動態(tài)老煉電路，其特征在于包括第一時鐘自激勵產(chǎn)生電路、第二時鐘自激勵產(chǎn)生電路、結(jié)溫檢測電路、時鐘頻率控制電路、老煉功能測試電路，其中：

第一時鐘自激勵產(chǎn)生電路，用于產(chǎn)生頻率為f_H的時鐘信號Clk_H，使得整個FPGA內(nèi)部邏輯由時鐘信號Clk_H的驅(qū)動時所產(chǎn)生的溫升Th與老煉試驗環(huán)境溫度Tc之和大于預設(shè)的安全結(jié)溫Tj；

第二時鐘自激勵產(chǎn)生電路，用于產(chǎn)生頻率為f_L的時鐘信號Clk_L，使得整個FPGA內(nèi)部邏輯由時鐘信號Clk_L的驅(qū)動時所產(chǎn)生的溫升Tl與老煉試驗環(huán)境溫度Tc之和小于預設(shè)的安全結(jié)溫Tj；

結(jié)溫檢測電路，用于監(jiān)測FPGA的結(jié)溫狀態(tài)，當FPGA的結(jié)溫達到或超過預設(shè)的安全結(jié)溫Tj時，輸出有效的超溫報警信號OT至時鐘變頻控制電路，否則，輸出無效的超溫報警信號OT；

時鐘變頻控制電路，當超溫報警信號OT有效時，選擇時鐘信號Clk_L輸出至老煉功能測試電路；否則，選擇頻率時鐘信號Clk_H輸出至老煉功能測試電路；

老煉功能測試電路，用于驗證FPGA內(nèi)部邏輯資源在老煉測試環(huán)境下的功能。

2.根據(jù)權(quán)利要求1所述的一種FPGA芯片自激勵變頻動態(tài)老煉電路，其特征在于所述第一時鐘自激勵產(chǎn)生電路由M-1個單端口緩沖器和1個雙端口異或門組成，雙端口異或門的輸出端連接第一單端口緩沖器的輸入端，第一單端口緩沖器～第M-1單端口緩沖器依次串聯(lián)連接，雙端口異或門的1個輸入端口包含反相器，該端口連接第M-1單端口緩沖器的輸出端，雙端口異或門的另一個輸入端連接高電平，M大于等于2。

3.根據(jù)權(quán)利要求2所述的一種FPGA芯片自激勵變頻動態(tài)老煉電路，其特征在于所述單端口緩沖器和雙端口異或門均采用獨立的查找表實現(xiàn)。

4.根據(jù)權(quán)利要求1所述的一種FPGA芯片自激勵變頻動態(tài)老煉電路，其特征在于所述第二時鐘自激勵產(chǎn)生電路由N-1個單端口緩沖器和1個雙端口異或門組成，雙端口異或門的輸出端連接第一單端口緩沖器的輸入端，第一單端口緩沖器～第N-1單端口緩沖器依次串聯(lián)連接，雙端口異或門的1個輸入端口包含反相器，該端口連接第N-1單端口緩沖器的輸出端，雙端口異或門的另一個輸入端連接高電平，N大于等于2。

5.根據(jù)權(quán)利要求4所述的一種FPGA芯片自激勵變頻動態(tài)老煉電路，其特征在于所述單端口緩沖器和雙端口異或門均采用獨立的查找表實現(xiàn)。

6.根據(jù)權(quán)利要求4所述的一種FPGA芯片自激勵變頻動態(tài)老煉電路，其特征在于時鐘頻率控制電路由單個查找表實現(xiàn)。

7.根據(jù)權(quán)利要求1～6任一項所述的一種FPGA芯片自激勵變頻動態(tài)老煉電路，其特征在于所述FPGA芯片為Xilinx Virtex-7系列FPGA芯片。