[發明專利]一種基于硅通孔技術的介質腔基片集成波導結構及其制備工藝

在審

• 申請號: 201810421934.0
• 申請日: 2018-05-04
• 公開（公告）號: CN108832245A
• 公開（公告）日: 2018-11-16
• 發明（設計）人: 劉曉賢;朱樟明;楊銀堂;丁瑞雪;李躍進
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01P3/16
• 分類號: H01P3/16
• 代理公司: 北京世譽鑫誠專利代理事務所(普通合伙) 11368
• 代理人: 劉玲玲

本發明公開了一種基于硅通孔技術的介質腔基片集成波導結構及其制備工藝，利用TSV三維封裝技術，將基片集成波導(SIW)結構集成在體積較小的三維芯片系統之中，在該結構中，由于刻蝕掉了TSV金屬導體柱周圍的硅襯底，使得TSV金屬導體柱之間的介質由低阻硅襯底變成了介電常數較低的高分子聚合物苯并環丁烯(BCB)絕緣材料，從而消除了硅襯底在高頻電路中的渦流效應，相應的硅襯底的高頻損耗也不復存在，進而顯著的降低了本發明的基片集成波導(SIW)結構的功耗，提高了其品質因數；由于引入了低耗的高分子聚合物苯并環丁烯(BCB)(填充于BCB介質腔內)，所以使得本發明的基片集成波導(SIW)結構的諧振提取得以顯著提高。

技術領域

本發明涉及一種基片集成波導結構及其制備工藝，具體涉及一種基于硅通孔技術的介質腔基片集成波導結構及其制備工藝，屬于集成電路制造、集成電路封裝和微系統封裝技術領域。

背景技術

近年來，由于商業應用的驅動，毫米波無線通信得以迅猛的發展，例如短程的點對點高數據速率無線通信、無源成像系統以及車載雷達等。這些應用無不需要毫米波無線通信系統具有較高的性能、小型化體積、高度集成化以及低廉的生產成本(最重要)。為了達到高度的集成化與最小的整體設備體積，片上系統(SoC)成為了人們的研究重點，SoC能夠將射頻(RF)前端、模擬和數字電路模塊等集成在一個芯片系統之上。然而，一方面，不同模塊之間通過常規半導體硅襯底的信號傳輸會極大的衰減系統的性能；另一方面，芯片上具有較低品質因數的無源器件也會衰減高速高度集成化系統的性能。系統封裝(SoP)則提供了另一種更為實際的集成技術，即兩塊或多塊異構芯片被集成在同一個封裝上，其中占據較大面積的無源器件，例如電感、電容、濾波器、天線等，可以集成封裝平臺上，而無需小號生產成本較高的有源芯片電路。因此，總的系統生產成本會顯著降低。

當系統的工作頻率上升到毫米波范圍之后，封裝會面臨很多挑戰。通常，絕大部分毫米波互連與無源器件都是波導形式，且其損耗都較低。然而，波導結構的體積一般都較大，生產成本較高，并且與單片微波集成電路(MMICs)難于集成在一個系統上。后來出現的低溫共燒陶瓷(LTCC)雖然在微波與毫米波頻段內具有穩定的介電常數與較低的損耗，并在幾十年中都作為封裝的主要技術之一，但其較厚的襯底與較大的體積也極大的限制了它的廣泛應用。

三維集成技術將傳統的二維集成電路垂直堆疊起來，硅通孔作為三維集成電路中關鍵結構，用于實現三維集成電路上下層芯片間的信號傳輸，通過硅通孔實現層間垂直互連與封裝，從而顯著提高了集成度，同時減小了功耗，提高了系統性能，因此被業界公認為延續摩爾定律最有效的途徑之一，成為近年來的研究熱點。

基片集成波導(SIW)結構的一個重要特性是：其性能受金屬通孔的直徑和通孔之間的間距影響較大，而襯底厚度對其影響較小。基于基片集成波導(SIW)結構的這個特性，我們可以利用TSV三維集成技術，將基片集成波導(SIW)結構集成在三維系統中的芯片之上，使其能夠與其他異構芯片實現三維集成，從而顯著減小整個微波電路系統的體積。但由于半導體硅襯底在高頻條件下具有較大的損耗，所以阻礙了基片集成波導(SIW)結構在三維集成中的廣泛應用。

發明內容

本發明的目的在于提供一種具有高品質因數、低功耗、高諧振頻率、小體積的基于硅通孔技術的介質腔基片集成波導(SIW)結構，以及該基片集成波導(SIW)結構的制備工藝。

為了實現上述目標，本發明采用如下的技術方案：

一種基于硅通孔技術的介質腔基片集成波導結構，其特征在于，從上至下依次包括：頂層金屬互連介質層(2)、頂層接地板(3)、中間層金屬互連介質層(5)、低阻硅襯底(6)、底層金屬互連介質層(9)和底層接地板(10)，其中，

前述頂層金屬互連介質層(2)用于電學隔離頂層接地板(3)與其他層金屬互連，其上制備有輸入與輸出端口(1)；