[發(fā)明專利]掩膜版及其制作方法

有效

• 申請?zhí)枺?/td>: 201810415666.1
• 申請日: 2018-05-03
• 公開（公告）號: CN108624841B
• 公開（公告）日: 2020-10-13
• 發(fā)明（設(shè)計）人: 劉孟彬;羅海龍
• 申請（專利權(quán)）人: 中芯集成電路（寧波）有限公司
• 主分類號: C23C14/04
• 分類號: C23C14/04;C23C14/12;C23C14/24
• 代理公司: 上海知錦知識產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 31327
• 代理人: 高靜;李麗

一種掩膜版及其制作方法，掩膜版包括：襯底，襯底包括第一表面以及與第一表面相背的第二表面，襯底內(nèi)具有貫穿襯底的多個開口，襯底能夠利用半導體刻蝕工藝進行圖形化；位于第一表面的掩膜圖形層，掩膜圖形層包括相鄰的圖形區(qū)和遮擋區(qū)，圖形區(qū)具有至少一個貫穿掩膜圖形層的通孔，其中，開口露出圖形區(qū)，且每一圖形區(qū)與開口相對應(yīng)；犧牲層，位于襯底和掩膜圖形層之間。本發(fā)明所述掩膜版采用半導體工藝所制成，與傳統(tǒng)化學刻蝕方式所制成的金屬掩膜版相比，半導體工藝能夠提高所述掩膜版的質(zhì)量和通孔精準度，且有利于減小通孔尺寸和掩膜圖形層厚度，還能防止掩膜圖形層和襯底產(chǎn)生移位，掩膜版的質(zhì)量和精準度更高。

技術(shù)領(lǐng)域

本發(fā)明涉及半導體制造領(lǐng)域，尤其涉及一種掩膜版及其制作方法。

背景技術(shù)

物理氣相沉積(Physical Vapor Deposition，PVD)技術(shù)主要分為蒸鍍(Evaporation)工藝和濺鍍(Sputtering)工藝兩種。其中，蒸鍍工藝是在基板表面形成功能膜層的主要方式，蒸鍍工藝是指在真空蒸鍍機(Vacuum Evaporator)中將蒸鍍源(例如待鍍金屬、合金或化合物)加熱熔化，使其呈分子或原子狀態(tài)逸出，沉積至基板表面而形成固態(tài)薄膜或涂層的方法。

目前，蒸鍍工藝主要采用金屬掩膜版(Metal Mask)，所述金屬掩膜版具有預設(shè)圖案的通孔，在蒸鍍工藝過程中，所述金屬掩膜版固定于基板上，所述基板的待蒸鍍面與蒸鍍源相對，使來自所述蒸鍍源的成膜材料通過所述通孔蒸鍍于所述待蒸鍍面，以形成預設(shè)圖案的薄膜。

目前OLED(Organic Light-Emitting Diode，有機發(fā)光顯示)的金屬掩膜版通常使用30μm至50μm厚的因瓦合金(INVAR，又稱殷鋼)并通過化學刻蝕的方法來制備，首先在因瓦合金表面涂覆光刻膠或感光干膜，通過曝光的方式將掩膜版的精細圖案轉(zhuǎn)移在感光膜上，再通過顯影和化學刻蝕的方式最后制成精細金屬掩膜版，通過該方法其精度通常在微米級，一般最小只能做到25μm至40μm，因此制成的金屬掩模板的質(zhì)量和精準度不能很好的滿足工藝需求要求。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種掩膜版及其制作方法，提高掩模板的質(zhì)量和精準度。

為解決上述問題，本發(fā)明提供一種掩膜版，包括：襯底，所述襯底包括第一表面以及與所述第一表面相背的第二表面，所述襯底內(nèi)具有貫穿所述襯底的多個開口，所述襯底能夠利用半導體刻蝕工藝進行圖形化；位于所述第一表面的掩膜圖形層，所述掩膜圖形層包括相鄰的圖形區(qū)和遮擋區(qū)，所述圖形區(qū)具有至少一個貫穿所述掩膜圖形層的通孔，其中，所述開口露出所述圖形區(qū)，且每一圖形區(qū)與所述開口相對應(yīng)；犧牲層，位于所述襯底和所述掩膜圖形層之間。

相應(yīng)的，本發(fā)明還提供一種掩膜版的制作方法，包括：提供襯底，所述襯底包括第一表面以及與所述第一表面相背的第二表面；在所述第一表面上形成犧牲層；在所述犧牲層上形成掩膜材料層；圖形化所述掩膜材料層，形成圖形區(qū)以及與所述圖形區(qū)相鄰的遮擋區(qū)，在所述圖形區(qū)形成至少一個貫穿所述掩膜材料層的通孔，且圖形化后的剩余掩膜材料層作為掩膜圖形層；形成所述掩膜圖形層后，刻蝕所述襯底的第二表面，在所述襯底內(nèi)形成貫穿所述襯底且露出所述圖形區(qū)的多個開口，且每一開口與所述圖形區(qū)相對應(yīng)；形成所述開口后，以所述襯底為掩膜，去除所述圖形區(qū)的犧牲層。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：