[發明專利]一種延時電路

在審

• 申請號: 201810385499.0
• 申請日: 2018-04-26
• 公開（公告）號: CN108390666A
• 公開（公告）日: 2018-08-10
• 發明（設計）人: 楊波
• 申請（專利權）人: 佛山科學技術學院
• 主分類號: H03K5/14
• 分類號: H03K5/14
• 代理公司: 廣州新諾專利商標事務所有限公司 44100
• 代理人: 許英偉

本發明公開了一種延時電路，包括：N?1個順次連接的延時單元、N個邏輯與門、M—N線譯碼器以及1個邏輯或門；輸入信號輸入到N?1個延時單元中第一延時單元的輸入端及第一邏輯與門的第一輸入端，N?1個延時單元中的第i延時單元的輸出端連接到第i+1延時單元的輸入端及N個邏輯與門中第i+1邏輯與門的第一輸入端，N?1個延時單元中第N?1延時單元的輸出端與所述N個邏輯與門中第N邏輯與門的第一輸入端連接；N個邏輯與門中第L邏輯與門的第二輸入端與M—N線譯碼器的第L輸出端連接，N個邏輯與門的輸出端與邏輯或門的N個輸入端依次一對一連接。采用本發明的延時電路能夠產生具有不同延時時間且延時精度高的延時信號。

技術領域

本發明涉及數字電路信號處理技術領域，尤其涉及一種延時電路。

背景技術

延時電路作為信號處理中的關鍵電路，被廣泛應用于變頻控制、自動測控、相控雷達、電子對抗等場合。在對測控系統進行仿真或測試的過程中，通常需要延時電路產生具有不同延時時間的延時信號。

現有的延時電路分為數字延時電路和模擬延時電路，其中，數字延時電路通常通過控制計數器的模來控制延時時間，模擬延時電路則讓信號沿導體傳播，通過控制導體的長度來控制延時時間。但是，由于數字延時電路中計數器受計數頻率的限制；而模擬延時電路受導體體積限制，使得延時電路的延時時間范圍及選擇受限。因而，現有的延時電路無法通過一個延時電路產生具有不同延時時間且延時精度高的延時信號，來滿足測控系統中仿真或測試的要求。

發明內容

針對上述問題，本發明的一種延時電路，能夠產生具有不同延時時間且延時精度高的延時信號，可有效地滿足測控系統中仿真或測試的要求。

為解決上述技術問題，本發明的一種延時電路，包括：

N-1個順次連接的延時單元，每個延時單元具有輸入端和輸出端，每個延時單元具有K種延時時間；N＝2^M，M≥1，且M為整數；K為整數；

N個邏輯與門，每個邏輯與門具有第一輸入端、第二輸入端和輸出端；

M－N線譯碼器，具有M個輸入端及N個輸出端；所述M個輸入端用于輸入M位二進制數碼；

1個邏輯或門，具有N個輸入端和1個輸出端；其中，

輸入信號輸入到N-1個延時單元中第一延時單元的輸入端及第一邏輯與門的第一輸入端，所述N-1個延時單元中的第i延時單元的輸出端連接到第i+1延時單元的輸入端及所述N個邏輯與門中第i+1邏輯與門的第一輸入端，1≤i≤N-2，且i為整數，所述N-1個延時單元中第N-1延時單元的輸出端與所述N個邏輯與門中第N邏輯與門的第一輸入端連接；

所述N個邏輯與門中第L邏輯與門的第二輸入端與所述M－N線譯碼器的第L輸出端連接，所述N個邏輯與門的輸出端與所述邏輯或門的N個輸入端依次一對一連接，1≤L≤N，且L為整數；所述邏輯或門的輸出端用于信號輸出。

與現有技術相比，本發明的延時電路采用N-1個順次連接的延時單元來產生延時時間，延時時間的范圍大，能使輸入信號生成N-1種延時信號；并將輸入信號和N-1種延時信號依次一對一輸入至N個邏輯與門，結合M－N線譯碼器對N個邏輯與門的控制，經邏輯或門輸出輸入信號或N-1種延時信號中的任意一種，可有效實現通過一個延時電路產生具有不同延時時間的延時信號；而且，由于N-1種延時信號中的延時時間由延時單元產生，使得延時電路具有較高的延時精度和更多的延時時間的選擇；另外，因為延時信號的輸出可通過控制M－N線譯碼器的M個輸入端輸入不同的M位二進制數碼來實現，提高了對延時信號的延時時間調整的靈活性和便捷性。

作為上述方案的改進，所述延時單元包括：