[發明專利]半導體器件

有效

• 申請號: 201810358928.5
• 申請日: 2018-04-20
• 公開（公告）號: CN108735754B
• 公開（公告）日: 2023-04-28
• 發明（設計）人: 曹誠漢;姜信煥
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H10B41/35
• 分類號: H10B41/35;H10B41/20
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 張波

1.一種半導體器件，包括：

襯底；

堆疊結構，其包括垂直地堆疊在所述襯底上并且在第一方向上延伸的多個柵電極；

溝道結構，其包括穿透所述堆疊結構的多個垂直溝道和連接所述多個垂直溝道的水平溝道，所述水平溝道被提供在所述堆疊結構下方；以及

多個第一下布線圖案，所述多個第一下布線圖案設置在所述襯底與所述堆疊結構之間并且電連接到所述溝道結構，

其中所述多個第一下布線圖案的每個在交叉所述第一方向的第二方向上延伸，并且包括與所述堆疊結構的邊緣相鄰的第一部分以及在所述第二方向上與所述第一部分隔開的第二部分，所述第一部分和所述第二部分在所述第一方向上具有彼此不同寬度。

2.根據權利要求1所述的半導體器件，其中所述多個第一下布線圖案的每個在所述第二方向上跨過所述堆疊結構，以及

其中所述第二部分的寬度小于所述第一部分的寬度。

3.根據權利要求2所述的半導體器件，

其中所述多個第一下布線圖案的每個具有在所述第二方向上從所述第一部分到所述第二部分逐漸減小的寬度。

4.根據權利要求2所述的半導體器件，

其中所述多個第一下布線圖案的每個具有在所述第二方向上從所述第一部分到所述第二部分階梯式減小的寬度。

5.根據權利要求2所述的半導體器件，還包括：

分隔絕緣圖案，其穿透所述多個柵電極中的最上面的柵電極，

其中所述第二部分垂直地重疊所述分隔絕緣圖案，以及

其中所述第二部分是具有最小寬度的部分。

6.根據權利要求5所述的半導體器件，還包括：

多個第二下布線圖案，所述多個第二下布線圖案設置在所述襯底與所述堆疊結構之間，

其中所述多個第一下布線圖案和所述多個第二下布線圖案彼此連接以構成網格結構，以及

其中所述第一部分連接到所述多個第二下布線圖案中的一個。

7.根據權利要求6所述的半導體器件，

其中所述多個第二下布線圖案的每個在所述第一方向上延伸并且在所述第二方向上具有均勻的寬度。

8.根據權利要求1所述的半導體器件，還包括：

下層間電介質層，其插置在所述襯底與所述堆疊結構之間，

其中所述多個第一下布線圖案穿透所述下層間電介質層。

9.根據權利要求6所述的半導體器件，還包括：

多個第一連接導電圖案，所述多個第一連接導電圖案的每個設置在所述多個第一下布線圖案中的一個與所述水平溝道之間。

10.根據權利要求8所述的半導體器件，還包括：

剩余數據存儲圖案，其在所述下層間電介質層與所述水平溝道之間。

11.根據權利要求9所述的半導體器件，還包括：

多個第二連接導電圖案，

其中所述多個第二連接導電圖案的每個設置在所述多個第二下布線圖案中的一個上，

其中所述多個第二連接導電圖案的每個與所述水平溝道接觸。

12.根據權利要求11所述的半導體器件，

其中所述多個第二連接導電圖案的每個具有比所述多個第二下布線圖案中的所述一個的寬度更大的寬度。

13.根據權利要求1所述的半導體器件，還包括：

數據存儲圖案，其設置在所述堆疊結構與所述多個垂直溝道之間，

其中所述數據存儲圖案還設置在所述水平溝道與所述堆疊結構的底表面之間。