[發明專利]一種高抗疲勞性的鐵電柵場效應晶體管存儲器及制備工藝

有效

• 申請號: 201810348937.6
• 申請日: 2018-04-18
• 公開（公告）號: CN108538850B
• 公開（公告）日: 2020-11-03
• 發明（設計）人: 廖佳佳;曾斌建;彭強祥;廖敏;周益春
• 申請（專利權）人: 湘潭大學
• 主分類號: H01L27/1159
• 分類號: H01L27/1159;H01L21/28
• 代理公司: 廈門智慧呈睿知識產權代理事務所(普通合伙) 35222
• 代理人: 楊唯

本發明提供一種高抗疲勞性的鐵電柵場效應晶體管存儲器及制備工藝，通過在源/漏區以及絕緣層形成之前，通過硅表面平坦化技術，優化器件制備工藝，從而達到提高絕緣層質量，改善絕緣層與硅界面，提高氧化鉿基鐵電柵場效應晶體管存儲器抗疲勞性能的效果。

技術領域

本發明屬于集成電路制造領域，涉及一種高抗疲勞性的鐵電柵場效應晶體管存儲器及制備工藝。

背景技術

鐵電存儲器是當前信息高新技術的重要前沿和研究熱點之一，因其具有非易失性、低功耗、耐疲勞、讀寫速度快、抗輻射等優點，被稱為下一代存儲器中最有潛力的存儲器之一。

鐵電柵場效應晶體管存儲器(FeFET)是鐵電存儲器中非常重要的一類，其特點是用鐵電薄膜替代晶體管的柵介質層，通過改變鐵電薄膜的極化方向來控制溝道電流的導通和截止。該類結構具有制備工藝簡單、非破壞性讀出、存儲密度大的優勢，自1957年提出以來備受科研界和產業界的關注和研究，但目前仍處于研發階段。主要的限制因素是：1)傳統鈣鈦礦結構的鐵電薄膜與CMOS工藝線不兼容；2)厚度小于50nm時鐵電薄膜性能急劇降低；3)工藝復雜。

氧化鉿基鐵電薄膜(HfO₂)為FeFET的應用帶來了全新、巨大的發展機遇。其厚度可微縮至10nm、與CMOS工藝線完全兼容、制備技術成熟等優點，彌補了傳統鈣鈦礦結構材料體系的缺點，從材料選擇上為鐵電存儲器的發展提供了新的技術途徑。目前基于28nm工藝線的氧化鉿基鐵電柵場效應晶體管(HfO₂-FeFET)已經被制備出來，但抗疲勞性能較差(10⁶次)，限制了該結構進一步向成熟產品的轉化。由于氧化鉿基鐵電薄膜本身展現了優異的抗疲勞性能(10⁹次)，因此HfO₂-FeFET的疲勞性失效并非由于氧化鉿基鐵電薄膜的失效。研究表明，金屬-鐵電層-絕緣層-硅(MFIS)柵結構的失效是導致晶體管存儲器失效的根本原因。電荷在循環電壓作用下不斷地隧穿于絕緣層中，導致絕緣層缺陷密度增大、介電性能退化。此外，絕緣層/硅界面與邊界的缺陷密度增大，也將降低MFIS柵結構的電學穩定性。綜上，HfO₂-FeFET的失效將先于氧化鉿基鐵電薄膜的失效發生。

總結可得，鐵電柵結構中，優化絕緣層的介電性能、改善絕緣層與硅的界面對提高氧化鉿基鐵電柵場效應晶體管存儲器的抗疲勞性有重要的意義，也是目前亟待解決的問題。

發明內容

基于此，本發明的目的在于克服目前器件性能的不足之處而提出一種高抗疲勞性的鐵電柵場效應晶體管存儲器及制備工藝。

為實現上述目的，本發明所采用的技術方案為：

提供一種高抗疲勞性的鐵電柵場效應晶體管存儲器的制備工藝，包括：

提供襯底；

在所述襯底上形成的隔離層；

在所述襯底上形成的有源區；

在所述有源區上形成經過平坦化的表面；

在所述平坦化過的有源區上形成的源區和漏區；

所述平坦化過的硅表面形成的溝道層；

在所述溝道層上形成的絕緣層-鐵電層-電極(MFIS)柵堆垛結構；

在所述源區和漏區上形成的金屬焊盤Pad。

優選地，硅表面平坦化工藝實施在源區及漏區的離子注入之前。